[發明專利]具有高密度Z軸互連的3D計算電路

在審

• 申請號: 201880082142.3
• 申請日: 2018-10-18
• 公開（公告）號: CN111492477A
• 公開（公告）日: 2020-08-04
• 發明（設計）人: S·L·泰格;I·莫哈梅德;K·東;J·德拉克魯茲
• 申請（專利權）人: 艾克瑟爾西斯公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L21/60;H01L21/98;G06F13/00;G06F15/16;H01L25/065
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 姚杰

本發明的一些實施例提供了一種三維(3D)電路，該三維(3D)電路通過將兩個或更多個集成電路(IC)裸片垂直堆疊以至少部分地重疊而形成。在這種布置中，在每個裸片上限定的幾個電路塊(1)與在一個或多個其他裸片上限定的其他電路塊重疊，并且(2)通過連接電連接到這些其他電路塊，該連接穿過結合一對或多對裸片的一個或多個結合層。在一些實施例中，重疊的、連接的電路塊對包括計算塊對以及計算和存儲器塊對。穿過結合層以電連接不同裸片上的電路塊的連接在下文中被稱為z軸布線或連接。這是因為這些連接完全或主要在3D電路的z軸上穿越，而3D電路的x?y軸限定了IC裸片基板或互連層的平面。這些連接也被稱為垂直連接，以使它們與沿著IC裸片的互連層的水平平面連接區分開。

背景技術

電子電路通常被制造在諸如硅的半導體材料的晶片上。具有這種電子電路的晶片通常被切割成多個裸片，每個裸片被稱為集成電路(IC)。每個裸片都裝在IC盒中，并且通常稱為微芯片、“芯片”或IC芯片。根據摩爾定律(由戈登·摩爾首次提出)，可在IC裸片上限定的晶體管數量大約每兩年增加一倍。隨著半導體制造過程的進步，該定律在過去的50年中一直適用。但是，近年來，隨著我們達到可能在半導體基板上限定的晶體管的最大數量，摩爾定律的終結已被預知。因此，在本領域中需要其他進步，以允許在IC芯片中限定更多的晶體管。

發明內容

本發明的一些實施例提供了三維(3D)電路，該三維(3D)電路通過將兩個或更多個集成電路(IC)裸片垂直堆疊以至少部分地重疊而形成。在這種布置中，在每個裸片上限定的幾個電路塊(1)與在一個或多個其他裸片上限定的其他電路塊重疊，并且(2)通過連接電連接到這些其他電路塊，該連接穿過結合一對或多對裸片的一個或多個結合層。在一些實施例中的3D電路可以是任意類型的電路，諸如：處理器，如CPU(中央處理單元)、GPU(圖形處理單元)、TPU(張量處理單元)等；或者其他類型的電路，如FPGA(現場可編程門陣列)、AI(人工智能)神經網絡芯片、加密/解密芯片等。

在一些實施例中，連接在垂直于結合表面的方向上穿過(一個或多個)結合層。在一些實施例中，重疊的、連接的電路塊對包括計算塊對以及計算和存儲器塊對。穿過結合層以電連接不同裸片上的電路塊的連接在下文中稱為z軸布線或連接。這是因為這些連接完全或主要在3D電路的z軸上穿越，而3D電路的x-y軸限定了IC裸片基板或互連層的平面。這些連接也被稱為垂直連接，以使它們與沿著IC裸片的互連層的水平平面連接區分開。

前面的發明內容旨在用作對本發明的一些實施例的簡要介紹。這并不意味著是對本文檔中所公開的所有發明主題的介紹或概述。以下的具體實施方式和在具體實施方式中引用的附圖將進一步描述發明內容中描述的實施例以及其他實施例。因此，為了理解本文檔所描述的所有實施例，需要對發明內容、具體實施方式、附圖和權利要求書進行全面回顧。

附圖說明

本發明的新穎特征在所附權利要求書中提出。然而，出于解釋的目的，在以下附圖中闡述了本發明的幾個實施例。

圖1示出了本發明的一些實施例的3D電路。

圖2示出了在一個裸片上具有多核處理器而在另一個裸片上具有嵌入式存儲器的一個高性能3D處理器的示例。

圖3示出了當今在許多設備中如何普遍使用多核處理器。

圖4示出了通過垂直堆疊三個裸片形成的3D處理器的示例。

圖5示出了三個垂直堆疊的裸片，其中第二裸片的背面在第一和第二裸片面對面結合之后但在將第三裸片面對面安裝到第二裸片之前通過減薄過程被減薄。

圖6-9示出了一些實施例的其他3D處理器。

圖10示出了一些實施例在不同的堆疊裸片上放置執行連續計算的兩個計算電路。

圖11示出了在不同的裸片上具有重疊的處理器核的一個高性能3D處理器的示例。