[發明專利]基于主單元ID或從單元ID的總線仲裁

在審

• 申請號: 201880082080.6
• 申請日: 2018-11-20
• 公開（公告）號: CN111556997A
• 公開（公告）日: 2020-08-18
• 發明（設計）人: C·K·Y·春;C·羅索勞夫斯基
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/362;G06F1/3203;H04L12/40;H04L12/801
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 戴開良

1.一種在裝置中提供通信的方法，包括：

在系統總線上監測通信接口仲裁序列；

基于所監測的仲裁序列來確定正在所述系統總線上發送事務的主單元標識符或從單元標識符；以及

基于所確定的正在發送所述事務的主單元標識符或從單元標識符來處理所述事務。

2.根據權利要求1所述的方法，其中，處理所述事務包括：基于所確定的正在發送所述事務的主單元標識符或從單元標識符來允許或阻止所述事務。

3.根據權利要求2所述的方法，其中，允許所述事務包括：將所確定的主單元標識符或從單元標識符與定義的授權的主單元標識符或從單元標識符的集合進行比較。

4.根據權利要求2所述的方法，其中，阻止所述事務包括：將所確定的主單元標識符或從單元標識符與定義的未授權的主單元標識符或從單元標識符的集合進行比較。

5.根據權利要求1所述的方法，還包括：

通過在至少多個監測的仲裁序列期間監測主單元優先級時隙以確定獲勝主單元的主單元標識符，基于所監測的仲裁序列來確定正在所述系統總線上發送事務的所述主單元標識符。

6.根據權利要求1所述的方法，其中，所述通信接口仲裁序列包括功率管理接口仲裁序列。

7.一種集成電路，包括：

處理器，其用于：

在系統總線上監測通信接口仲裁序列；

基于所監測的仲裁序列來確定正在所述系統總線上發送事務的主單元標識符或從單元標識符；以及

基于所確定的正在發送所述事務的主單元標識符或從單元標識符來處理所述事務。

8.根據權利要求7所述的集成電路，其中，所述處理器處理所述事務包括：基于所確定的正在發送所述事務的主單元標識符或從單元標識符來允許或阻止所述事務。

9.根據權利要求8所述的集成電路，其中，所述處理器允許所述事務包括：將所確定的主單元標識符或從單元標識符與定義的授權的主單元標識符或從單元標識符的集合進行比較。

10.根據權利要求8所述的集成電路，其中，所述處理器阻止所述事務包括：將所確定的主單元標識符或從單元標識符與定義的未授權的主單元標識符或從單元標識符的集合進行比較。

11.根據權利要求7所述的集成電路，還包括：

所述處理器進行以下操作：

通過在至少多個監測的仲裁序列期間監測主單元優先級時隙以確定獲勝主單元的主單元標識符，基于所監測的仲裁序列來確定正在所述系統總線上發送事務的所述主單元標識符。

12.根據權利要求7所述的集成電路，其中，所述通信接口仲裁序列包括功率管理接口仲裁序列。

13.一種計算設備，包括：

用于在系統總線上監測通信接口仲裁序列的單元；

用于基于所監測的仲裁序列來確定正在所述系統總線上發送事務的主單元標識符或從單元標識符的單元；以及

用于基于所確定的正在發送所述事務的主單元標識符或從單元標識符來處理所述事務的單元。

14.根據權利要求13所述的計算設備，其中，所述用于處理所述事務的單元包括：用于基于所確定的正在發送所述事務的主單元標識符或從單元標識符來允許或阻止所述事務的單元。

15.根據權利要求14所述的計算設備，其中，所述用于允許所述事務的單元包括：用于將所確定的主單元標識符或從單元標識符與定義的授權的主單元標識符或從單元標識符的集合進行比較的單元。