[發明專利]用于微電子封裝翹曲控制的應力調諧加固物

在審

• 申請號: 201880081951.2
• 申請日: 2018-09-18
• 公開（公告）號: CN111512433A
• 公開（公告）日: 2020-08-07
• 發明（設計）人: C·H·育;M·E·塔特爾
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L23/10
• 分類號: H01L23/10;H01L23/06;H01L23/31;H01L23/433
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

一種半導體裝置組合件包含襯底、半導體裝置、加固部件及模制化合物。所述加固部件經調諧或經配置以減小及/或控制所述半導體裝置組合件在高溫下的翹曲形狀。所述加固部件可放置于所述襯底、所述半導體裝置及/或所述模制化合物上?？墒褂枚鄠€加固部件。所述加固部件可依預定圖案定位于所述半導體裝置組合件的組件上?？墒褂眉庸滩考沟玫谝话雽w裝置的翹曲基本上對應于第二半導體裝置在高溫下的翹曲?？赏ㄟ^為所述加固部件提供所要熱膨脹系數CTE而調諧所述部件。所述所要CTE可基于半導體裝置組合件的所述組件的個別CTE。

技術領域

本文中描述的實施例涉及用于半導體裝置組合件及/或半導體裝置的翹曲控制的加固部件及使用加固部件進行翹曲控制的方法。

背景技術

半導體處理及封裝技術不斷演進以滿足工業對增加性能及減小大小的需求。電子產品(例如蜂窩電話、智能電話、平板計算機、個人數字助理、膝上型計算機以及其它電子裝置)需要具有高裝置密度同時具有相對較小占據面積的封裝半導體組合件。例如，在提供提高半導體裝置密度的需求的電子產品中，可用于存儲器裝置、處理器及其它裝置的空間不斷減小。堆疊半導體裝置以形成半導體裝置組合件是用于提高密度的一個技術。另外，半導體裝置的厚度不斷減小。

在形成半導體裝置組合件的過程期間，組合件可經歷具有高溫的各種過程。例如，在回焊過程期間產生半導體裝置之間的焊料接點或互連件的溫度可達到260攝氏度。半導體裝置組合件可包括各種組件，例如但不限于襯底、半導體裝置及模制化合物。組件中的每一者可具有不同熱膨脹系數(CTE)。使用越來越薄的組件可增加因半導體裝置組合件內的組件的CTE失配而產生的潛在問題。在半導體裝置組合件經受高溫時，半導體裝置組合件可歸因于組合件的個別組件的不同CTE而經歷翹曲。翹曲可對組合件的組件提供大量應力。如果翹曲過大，那么翹曲可產生半導體裝置組合件內的焊料接點的可靠性問題。例如，大于(但不限于)50微米的翹曲可導致焊料接點可靠性問題。

CTE失配也可在將第一半導體裝置連接到第二半導體裝置時產生問題。第一半導體裝置可在預期回焊溫度下具有第一翹曲，且第二半導體裝置可在預期回焊溫度下具有不同于第一翹曲的第二翹曲。第一翹曲與第二翹曲之間的差異可使得極其難以將第一半導體裝置連接到第二半導體裝置。

可存在額外弊端及缺點。

附圖說明

圖1是具有加固部件的半導體裝置組合件的一個實施例的示意圖。

圖2是具有加固部件的半導體裝置組合件的一個實施例的示意圖。

圖3A是具有多個加固部件的半導體裝置組合件的一個實施例的示意圖。

圖3B是具有多個加固部件的半導體裝置組合件的一個實施例的示意圖。

圖4是具有多個加固部件的半導體裝置組合件的一個實施例的示意圖。

圖5是依一圖案布置于半導體裝置上的多個加固部件的一個實施例的俯視示意圖。

圖6A是具有不同翹曲的兩個半導體裝置的示意圖。

圖6B是圖6A的兩個半導體裝置的示意圖，其中加固部件添加到半導體裝置中的一者。

圖7是展示半導體裝置的實際翹曲與半導體裝置的模擬翹曲之間的翹曲相關性的圖表。

圖8是展示半導體裝置的一個實施例的各種組件在溫度升高時的熱膨脹系數(CTE)的圖表。

圖9是形成半導體裝置組合件的方法的一個實施例的流程圖。

圖10是具有加固部件的半導體裝置組合件的一個實施例的示意圖。

圖11是具有加固部件的半導體裝置組合件的一個實施例的示意圖。