[發(fā)明專利]處理器架構(gòu)

在審

• 申請?zhí)枺?/td>: 201880080771.2
• 申請日: 2018-11-27
• 公開（公告）號: CN111512296A
• 公開（公告）日: 2020-08-07
• 發(fā)明（設(shè)計）人: 克哈萊德·瑪來吉;特朗格·鄧格·恩古延;朱利恩·斯奇米特;皮埃爾-伊曼紐爾·伯納德
• 申請（專利權(quán)）人: 弗索拉公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京國昊天誠知識產(chǎn)權(quán)代理有限公司 11315
• 代理人: 南霆;李有財

一種包括控制單元(3)和多個處理單元(5)的處理器(1)，所述多個處理單元根據(jù)由所述控制單元從以下架構(gòu)中的至少兩個以及以下架構(gòu)的組合中動態(tài)施加的操作架構(gòu)相互作用：?單指令多數(shù)據(jù)(SIMD)流架構(gòu)，?多指令單數(shù)據(jù)(MISD)流架構(gòu)，?多指令多數(shù)據(jù)(MIMD)流架構(gòu)。所述操作架構(gòu)由所述控制單元根據(jù)以下動態(tài)地施加：?包含在機器代碼中的配置功能，和/或?待處理的數(shù)據(jù)以及作為所述處理器的輸入接收到的當(dāng)前處理指令。

本發(fā)明屬于處理器的領(lǐng)域，具體而言屬于處理器的固有操作的領(lǐng)域。

常規(guī)上，處理器具有在其設(shè)計中定義的架構(gòu)。所述架構(gòu)至少部分地由處理器可以執(zhí)行的機器指令集(ISA，對于“指令集架構(gòu)”)的實施來定義。公認(rèn)的是，每個已知結(jié)構(gòu)可以分類成根據(jù)費林分類法定義的以下類型(或種類)中的一個：

-單指令單數(shù)據(jù)或SISD；

-單指令多數(shù)據(jù)或SIMD；

-多指令單數(shù)據(jù)或MISD；

-多指令多數(shù)據(jù)或MIMD。

這些類型的架構(gòu)中的每一個具有已知優(yōu)點和缺點。計算之間的并行度根據(jù)計劃應(yīng)用而不同。選擇一種架構(gòu)通常會使其上實施架構(gòu)的處理器對于某些計算特別有效(快速)而對于其它計算較慢。處理器類型的選擇涉及處理器使用的權(quán)衡。每個處理器類型傾向于專用于某些計算，從而損害效率較低的其它計算。

本發(fā)明改進了這種情形。

提出一種包括控制單元和多個處理單元的處理器。所述多個處理單元根據(jù)由控制單元從以下架構(gòu)中的至少兩個以及以下架構(gòu)的組合中動態(tài)施加的操作架構(gòu)相互作用：

-單指令多數(shù)據(jù)(SIMD)流架構(gòu)，

-多指令單數(shù)據(jù)(MISD)流架構(gòu)，

-多指令多數(shù)據(jù)(MIMD)流架構(gòu)。

操作架構(gòu)由控制單元根據(jù)以下動態(tài)地施加：

-包含在機器代碼中的配置功能，和/或

-待處理的數(shù)據(jù)以及作為處理器的輸入接收到的當(dāng)前處理指令。

此種處理器允許在其內(nèi)部操作中進行動態(tài)和上下文自適應(yīng)。當(dāng)待執(zhí)行的計算彼此獨立時，所述計算可以由相互不同的計算單元并行地(因此同時)處理。所有計算的處理加速。當(dāng)待執(zhí)行的計算彼此依賴時，則并行處理并不合適。遞歸計算是不適合于并行處理的計算的實例：為了執(zhí)行計算，需要前一計算的結(jié)果。一個或多個計算單元必須一個循環(huán)接一個循環(huán)地依序執(zhí)行計算。此種處理器是多用途的。此種處理器具有在根據(jù)計算本身執(zhí)行計算期間變化的架構(gòu)。

根據(jù)另一方面，提出一種由計算裝置實施的用于編譯源代碼的方法，所述方法包括以下步驟：

-接收源代碼作為輸入，

-在源代碼中搜索：

-施加處理器的操作架構(gòu)的配置數(shù)據(jù)，

-與包含基本運算的級聯(lián)序列的數(shù)據(jù)處理指令對應(yīng)的源代碼的第一部分，以及

-與包含相互獨立的基本運算的數(shù)據(jù)處理指令對應(yīng)的源代碼的第二部分。

所述方法進一步包括以下步驟：

-將源代碼編譯成機器代碼。

在已識別出施加處理器的操作架構(gòu)的至少一個配置數(shù)據(jù)的情況下和/或在已識別出源代碼的至少一個第一部分和源代碼的至少一個第二部分的情況下，編譯包括在機器代碼中包含配置功能。配置功能被布置成將來自以下架構(gòu)中的至少兩個以及以下架構(gòu)的組合中的架構(gòu)動態(tài)地施加到執(zhí)行機器代碼的處理器：

-單指令多數(shù)據(jù)(SIMD)流架構(gòu)，

-多指令單數(shù)據(jù)(MISD)流架構(gòu)，

-多指令多數(shù)據(jù)(MIMD)流架構(gòu)。