[發明專利]用于存儲器裝置中的命令路徑的改進的計時電路

有效

• 申請號: 201880076964.0
• 申請日: 2018-10-11
• 公開（公告）號: CN111418016B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 陳亮;劉明博
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;G11C7/10
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種設備，其包括：

模式選擇和同步電路，其經配置以接收系統時鐘信號和內部寫入命令信號，其中所述內部寫入命令信號通過所述模式選擇和同步電路中的傳播延遲而減緩，以輸出緩慢內部寫入命令信號；以及

走回電路，其經配置以接收所述緩慢內部寫入命令信號并且輸出與所述系統時鐘信號同步的經鎖存寫入命令信號。

2.根據權利要求1所述的設備，其中所述走回電路包括經配置以匹配通過所述模式選擇和同步電路的所述內部寫入命令信號的所述傳播延遲的多個延遲電路。

3.根據權利要求2所述的設備，其中所述多個延遲電路中的至少一些包括經配置以近似由過程、電壓和溫度變化所引起的傳播延遲的混合元件延遲電路。

4.根據權利要求3所述的設備，其中所述混合元件延遲電路包括電阻器-電容器RC電路。

5.根據權利要求2所述的設備，其中所述走回電路包括多個寫入命令移位電路，其中寫入命令移位電路的數目具有與延遲電路的數目的一對一對應性。

6.根據權利要求5所述的設備，其中所述多個寫入命令移位電路經配置以增大通過所述走回電路的所述內部寫入命令信號的速度以輸出與所述系統時鐘信號同步的所述經鎖存寫入命令信號。

7.根據權利要求1所述的設備，其中所述設備包括雙數據速率型五同步動態隨機存取存儲器DDR5 SDRAM裝置。

8.一種設備，其包括：

模式選擇和同步電路，其經配置以：

接收系統時鐘信號；

接收內部寫入命令信號；以及

基于所述內部寫入命令信號輸出緩慢內部寫入命令信號；以及

走回電路，其經配置以：

接收所述緩慢內部寫入命令信號；以及

輸出與所述系統時鐘信號同步的經鎖存寫入命令信號。

9.根據權利要求8所述的設備，其中所述模式選擇和同步電路中的一或多個傳播延遲將所述內部寫入命令信號減緩到所述緩慢內部寫入命令信號。

10.根據權利要求9所述的設備，其中所述一或多個傳播延遲是由命令解碼電路系統、時鐘門控、時延移位器、偶數時鐘路徑介接、奇數時鐘路徑介接、功率節省特征、金屬路由路徑或其組合所引起的。

11.根據權利要求8所述的設備，其中所述走回電路包括多個寫入命令移位電路以及多個延遲電路。

12.根據權利要求11所述的設備，其中所述多個寫入命令移位電路經配置以增大所述內部寫入命令信號與所述系統時鐘信號同步的速度。

13.根據權利要求12所述的設備，其中所述速度增加一量，所述量近似地等于對所述模式選擇和同步電路中的一或多個傳播延遲的計數。

14.根據權利要求11所述的設備，其中所述多個延遲電路包括邏輯門延遲電路以及混合元件延遲電路。

15.根據權利要求11所述的設備，其中所述多個延遲電路經配置以通過所述模式選擇和同步電路近似地鏡像一或多個傳播延遲。

16.一種設備，其包括：

模式選擇和同步電路，其經配置以：

接收系統時鐘信號和內部寫入命令信號，其中所述內部寫入命令信號通過所述模式選擇和同步電路中的傳播延遲而減緩，以輸出緩慢內部寫入命令信號；以及

走回電路，其經配置以：

接收所述緩慢內部寫入命令信號；

增大所述內部寫入命令信號的速度以與所述系統時鐘信號同步；以及

輸出與所述系統時鐘信號同步的經鎖存寫入命令信號。