[發(fā)明專利]用于在存儲器件中產(chǎn)生交錯(cuò)延遲的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201880076323.5
• 申請日: 2018-09-19
• 公開（公告）號: CN111406285B
• 公開（公告）日: 2022-04-19
• 發(fā)明（設(shè)計(jì)）人: M·V·霍
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;G11C8/12;G11C7/10
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

一種半導(dǎo)體器件可包含多個(gè)存儲體、耦合到所述存儲體的輸出緩沖器、將電壓源耦合到所述輸出緩沖器的多個(gè)開關(guān)，以及交錯(cuò)延遲電路。所述交錯(cuò)延遲電路可包含阻容RC電路，所述RC電路輸出與所述RC電路接收的數(shù)據(jù)電壓信號相對應(yīng)的電流信號。所述交錯(cuò)延遲電路還可以包含邏輯電路，所述邏輯電路確定所述電流信號的強(qiáng)度并且基于所述強(qiáng)度向所述開關(guān)的第一部分發(fā)送第一門信號。

相關(guān)申請的交叉引用

本申請是要求于2018年2月17日提交的標(biāo)題為“用于在存儲器件中產(chǎn)生交錯(cuò)延遲的系統(tǒng)和方法(Systems and Methods for Generating Stagger Delays in MemoryDevices)”的美國臨時(shí)專利申請第62/631,750號的優(yōu)先權(quán)的非臨時(shí)申請，該申請以引用方式并入本文。

技術(shù)領(lǐng)域

本公開的實(shí)施例總體涉及半導(dǎo)體器件領(lǐng)域。更具體地，本公開的實(shí)施例涉及結(jié)合延遲以考慮與存儲器件的讀取和寫入操作相關(guān)聯(lián)的可變過程、溫度和電壓性質(zhì)。

背景技術(shù)

例如微型計(jì)算機(jī)、存儲器、門陣列等的半導(dǎo)體器件可以接收待寫入存儲單元或從存儲單元讀取的數(shù)據(jù)。當(dāng)半導(dǎo)體器件接收數(shù)據(jù)時(shí)，該半導(dǎo)體器件最初可以在輸出緩沖器中接收數(shù)據(jù)(例如，低電壓或高電壓)。為了確保在輸出緩沖器處產(chǎn)生的數(shù)據(jù)被對應(yīng)的存儲組件準(zhǔn)確地讀取，輸出緩沖器應(yīng)該產(chǎn)生具有一定壓擺率的電壓信號，該壓擺率可以被定義為每單位時(shí)間(例如V/s)的電壓變化。可以根據(jù)與存儲組件的操作相關(guān)的某些屬性(例如溫度、電壓、制造過程、噪聲等)為每種類型的存儲組件定義壓擺率。隨著存儲組件變得能夠產(chǎn)生較高頻率的數(shù)據(jù)，輸出電壓信號的壓擺率可能變得更難以控制。本文描述的實(shí)施例詳細(xì)說明了其中電路元件可以結(jié)合到半導(dǎo)體器件中以控制所提供的電壓信號的壓擺率的設(shè)計(jì)和結(jié)構(gòu)。

附圖說明

圖1是根據(jù)本公開的實(shí)施例的存儲器件的某些特征的簡化框圖；

圖2是示出根據(jù)本公開的實(shí)施例的圖1的存儲器件內(nèi)的交錯(cuò)延遲電路的簡化框圖；

圖3示出根據(jù)本公開的實(shí)施例的可以是圖2的交錯(cuò)延遲電路的一部分的阻容(RC)電路的簡化框圖；

圖4示出根據(jù)本公開的實(shí)施例的可以經(jīng)由圖2的交錯(cuò)延遲電路控制的開關(guān)集合的實(shí)例接線圖；以及

圖5示出根據(jù)本公開的實(shí)施例的具有由圖2的交錯(cuò)延遲電路控制的壓擺率的電壓信號。

具體實(shí)施方式

下面將描述一或多個(gè)具體實(shí)施例。為了提供這些實(shí)施例的簡明描述，在說明書中沒有描述實(shí)際實(shí)施方案的所有特征。應(yīng)意識到，在任何此實(shí)際實(shí)施方案的開發(fā)過程中，如在任何工程或設(shè)計(jì)項(xiàng)目中，必須作出多個(gè)實(shí)施方案特定的決策以達(dá)到研發(fā)者的具體目的，例如遵循與系統(tǒng)相關(guān)和商業(yè)相關(guān)的約束，這些約束可隨實(shí)施方案的不同而變化。此外，應(yīng)意識到，此開發(fā)工作可能是復(fù)雜且耗時(shí)的，但是對于從本發(fā)明中受益的普通技術(shù)人員來說，這仍是常規(guī)的設(shè)計(jì)、生產(chǎn)和制造工作。

如上所述，對于存儲器件(例如，雙倍數(shù)據(jù)速率動態(tài)隨機(jī)存取存儲器(DDR DRAM))的不同過程、電壓和/或溫度參數(shù)，可使用延遲來交錯(cuò)電壓源(例如，同步降壓穩(wěn)壓器控制器(VDDQ))與存儲器件的連接，以控制提供給存儲器件的電壓信號的壓擺率。在動態(tài)隨機(jī)存取存儲器中，壓擺率對應(yīng)于每單位時(shí)間的電壓變化，并且可以以伏特每秒(V/s)為單位來測量。