[發(fā)明專(zhuān)利]具有雙量子點(diǎn)的電子組件的制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201880075773.2
• 申請(qǐng)日: 2018-10-17
• 公開(kāi)（公告）號(hào): CN111386610A
• 公開(kāi)（公告）日: 2020-07-07
• 發(fā)明（設(shè)計(jì)）人: 西爾萬(wàn)·巴羅;路易斯·于坦;莫德·維內(nèi)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 原子能和替代能源委員會(huì)
• 主分類(lèi)號(hào): H01L29/66
• 分類(lèi)號(hào): H01L29/66;B82Y10/00;B82Y40/00;H01L29/423;H01L29/06
• 代理公司: 北京柏杉松知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 謝攀;劉繼富

1.一種用于制造具有雙量子點(diǎn)(2)和雙柵極的電子組件(2)的方法，所述方法包括提供襯底(10)，所述襯底被半導(dǎo)體材料層(12)與在所述半導(dǎo)體材料層上方形成的介電材料層(14)的堆疊覆蓋，所述方法包括以下步驟：

-在所述介電材料層上形成掩模；

-根據(jù)所述掩模的圖案蝕刻介電材料層(14)和半導(dǎo)體材料層(12)，以形成半導(dǎo)體納米線(120)與介電硬掩模(140)的堆疊；

-在整個(gè)晶圓上沉積柵極材料；

-實(shí)施平坦化，直到到達(dá)所述介電硬掩模(140)，以在所述納米線的兩側(cè)上形成彼此電隔離的第一和第二柵極(131、132)。

2.根據(jù)權(quán)利要求1所述的制造方法，所述方法還包括以下步驟：在沉積柵極材料的所述步驟之前，相對(duì)于所述半導(dǎo)體納米線(120)選擇性地部分蝕刻介電硬掩模(140)的寬度。

3.根據(jù)權(quán)利要求2所述的制造方法，其中，實(shí)施所述部分蝕刻，使得所述介電硬掩模(140)在兩側(cè)上具有相對(duì)于納米線(120)的至少2nm的縮回。

4.根據(jù)權(quán)利要求3所述的制造方法，其中，實(shí)施所述部分蝕刻，以使所述介電硬掩模(140)的寬度減小至少2nm。

5.根據(jù)權(quán)利要求2或3所述的制造方法，其中，所述部分蝕刻使得介電硬掩模(140)和半導(dǎo)體納米線(120)的堆疊相對(duì)于包括這些納米線的縱向方向的垂直平面不對(duì)稱(chēng)。

6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的制造方法，其中，所述半導(dǎo)體納米線(120)由硅合金形成，所述方法包括在沉積介電材料層(14)之前通過(guò)對(duì)所述半導(dǎo)體材料層(12)的上部進(jìn)行熱氧化來(lái)形成熱氧化物層(15)的步驟。

7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的制造方法，其中，所述半導(dǎo)體納米線(120)由硅合金形成，所述方法包括在沉積柵極材料之前通過(guò)對(duì)半導(dǎo)體納米線(120)的邊緣進(jìn)行熱氧化來(lái)形成熱氧化物層(152)的步驟。

8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的制造方法，其中，所提供的所述半導(dǎo)體材料層(12)被設(shè)置在絕緣體上硅襯底(10)上。

9.根據(jù)權(quán)利要求8所述的制造方法，所述方法包括將極化電路電連接到所述襯底(10)的步驟。

10.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的制造方法，其中，所沉積的所述柵極材料包括摻雜的多晶硅。

11.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的制造方法，其中，所形成的所述半導(dǎo)體納米線(120)的寬度為8至30nm。