[發明專利]一種判決反饋均衡器及判決反饋均衡方法

有效

• 申請號: 201880073629.5
• 申請日: 2018-11-02
• 公開（公告）號: CN111345000B
• 公開（公告）日: 2021-08-13
• 發明（設計）人: 沙巖·沙赫拉米安;貝扎德·德拉奇
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強;李稷芳

1.一種1/K速率判決反饋均衡器DFE，其特征在于，所述DFE包括：

加法電路，用于將K個符號間干擾ISI對消信號與所述DFE的輸入信號進行合并；

K個分支，每個分支包括：

重置為零RZ鎖存器，用于根據時鐘信號接收所述加法電路的輸出信號并生成RZ信號；

反饋電路，包括：

K個濾波器，每個濾波器用于：

從各個RZ鎖存器接收各個RZ信號；

根據所述各個RZ信號生成各個ISI對消信號。

2.根據權利要求1所述的DFE，其特征在于，所述RZ鎖存器中的兩個RZ鎖存器在所述時鐘信號的相反相位上驅動。

3.根據權利要求1所述的DFE，其特征在于，每個分支還包括置位-復位SR鎖存器，用于接收所述分支的RZ信號。

4.根據權利要求3所述的DFE，其特征在于，

所述DFE包括兩個分支；

所述兩個分支中第一分支和第二分支各自的RZ鎖存器用于根據工作于1/2占空比的時鐘信號，分別從所述加法電路接收第一輸出信號和第二輸出信號；

所述反饋電路還包括：

所述兩個分支中第一分支的第一反饋回路，用于將所述兩個分支中第二分支的SR鎖存器的第一反饋抽頭信號提供給所述加法電路，所述加法電路還用于將所述第一反饋抽頭信號與所述DFE的輸入信號以及兩個ISI對消信號進行合并，以生成所述加法電路的第一輸出信號；

所述兩個分支中第二分支的第二反饋回路，用于將所述兩個分支中第一分支的SR鎖存器的第二反饋抽頭信號提供給所述加法電路，所述加法電路還用于將所述第二反饋抽頭信號與所述DFE的輸入信號以及所述兩個ISI對消信號進行合并，以生成所述加法電路的第二輸出信號。

5.根據權利要求4所述的DFE，其特征在于，所述第一反饋抽頭信號和所述第二反饋抽頭信號為非歸零NRZ信號。

6.根據權利要求3所述的DFE，其特征在于，

所述DFE包括四個分支；

四個RZ鎖存器中的每個RZ鎖存器用于根據工作于1/4占空比的時鐘信號接收所述加法電路的各個輸出；

對于所述四個分支中的每個分支，所述反饋電路還包括各個反饋回路，用于將所述四個分支中至少一個其他分支的SR鎖存器對應的反饋抽頭信號提供給所述加法電路，所述加法電路用于將所述對應的反饋抽頭信號與所述DFE的輸入信號以及四個ISI對消信號進行合并，以生成所述加法電路的各個輸出信號。

7.根據權利要求1所述的DFE，其特征在于，

所述DFE包括四個分支；

四個RZ鎖存器中的每個RZ鎖存器用于根據工作于1/2占空比的時鐘信號接收所述加法電路的各個輸出信號；

對于所述四個分支中的每一個分支，所述反饋電路還包括：

與門，用于根據其他時鐘信號接收相應的RZ信號并輸出各個修改后的RZ信號，所述其他時鐘信號使得所述各個修改后的RZ信號在所述時鐘信號的四分之三周期內被重置為零參考電壓；

各個反饋回路，用于將所述四個分支中至少一個其他分支的RZ鎖存器對應的反饋抽頭信號提供給所述加法電路，所述加法電路還用于將所述對應的反饋抽頭信號與所述DFE的輸入信號以及四個ISI對消信號進行合并，以生成所述加法電路的各個輸出；

四個濾波器中的每個濾波器用于從各個與門接收各個修改后的RZ信號，并根據所述各個修改后的RZ信號生成各個ISI對消信號。

8.根據權利要求1至7任一項所述的DFE，其特征在于，所述K個濾波器中的多個濾波器中的每個濾波器為無源濾波器。

9.根據權利要求1至7任一項所述的DFE，其特征在于，所述K個濾波器中的多個濾波器中的每個濾波器為無限沖激響應IIR濾波器。