[發明專利]用于顯示器應用的層堆疊有效
| 申請號: | 201880072510.6 | 申請日: | 2018-09-13 |
| 公開(公告)號: | CN111316420B | 公開(公告)日: | 2023-09-19 |
| 發明(設計)人: | 芮祥新;崔壽永;栗田真一;翟羽佳;趙來 | 申請(專利權)人: | 應用材料公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/02;H01L21/67 |
| 代理公司: | 北京律誠同業知識產權代理有限公司 11006 | 代理人: | 徐金國;趙靜 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 顯示器 應用 堆疊 | ||
1.一種包括高介電常數電介質層的層堆疊結構,包含:
第一電介質層;
第一金屬電極,設置于所述第一電介質層上;
層堆疊,設置于所述第一電介質層與所述第一金屬電極上,所述層堆疊包含:
第二電介質層,設置于所述第一電介質層與所述第一金屬電極上且與所述第一電介質層和所述第一金屬電極接觸;
高介電常數電介質層,設置于所述第二電介質層上且與所述第二電介質層接觸,所述高介電常數電介質層區別于所述第二電介質層,所述高介電常數電介質層包含二氧化鋯或二氧化鉿,所述高介電常數電介質層與所述第二電介質層于所述第一金屬電極上方的位置處接觸;及
氮化硅層,設置于所述高介電常數電介質層上且與所述高介電常數電介質層接觸;
第二金屬電極,保形地設置于所述氮化硅層上且與所述氮化硅層接觸;及
第三電介質層,保形地設置于所述第二金屬電極上。
2.根據權利要求1所述的層堆疊結構,其中所述第二電介質層包含二氧化硅、氧化鋁、二氧化鈦或氧化釔(III)。
3.根據權利要求2所述的層堆疊結構,其中所述第二電介質層具有范圍為2埃至100埃的厚度。
4.根據權利要求1所述的層堆疊結構,其中所述高介電常數電介質層具有范圍為250埃至900埃的厚度。
5.根據權利要求1所述的層堆疊結構,其中所述第一電介質層包含氮化硅或二氧化硅。
6.根據權利要求5所述的層堆疊結構,其中所述第一金屬電極包含鋁層或鉬層。
7.根據權利要求6所述的層堆疊結構,其中所述鋁層設置于二個鈦層之間。
8.根據權利要求1所述的層堆疊結構,其中所述第一電介質層包含與所述第二電介質層相同的材料。
9.根據權利要求1所述的層堆疊結構,其中所述高介電常數電介質層具有立方或正方晶相晶體結構。
10.根據權利要求1所述的層堆疊結構,其中所述氮化硅層與所述高介電常數電介質層于所述第一金屬電極上方的位置處接觸。
11.一種將高介電常數電介質層形成于電介質表面和金屬表面上方的方法,包含:
沉積第一電介質層于第二電介質層與金屬電極上,所述第一電介質層與所述第二電介質層和所述金屬電極接觸;
沉積高介電常數電介質層于所述第一電介質層上,所述高介電常數電介質層區別于所述第二電介質層,所述高介電常數電介質層包含二氧化鋯或二氧化鉿,并且所述高介電常數電介質層與所述第一電介質層于所述金屬電極上方的位置處接觸;及
使所述高介電常數電介質層退火。
12.根據權利要求11所述的方法,其中所述第一電介質層與所述高介電常數電介質層各自通過等離子體輔助原子層沉積工藝或等離子體輔助化學氣相沉積工藝來沉積。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于應用材料公司,未經應用材料公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201880072510.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





