[發(fā)明專利]一種處理系統(tǒng)和在3D堆棧存儲器中混寫的方法

有效

• 申請?zhí)枺?/td>: 201880069807.7
• 申請日: 2018-09-18
• 公開（公告）號: CN111279322B
• 公開（公告）日: 2021-09-24
• 發(fā)明（設(shè)計）人: 約翰·吳;邁克爾·K·西勞拉;拉塞爾·施萊伯;塞繆爾·納夫齊格
• 申請（專利權(quán)）人: 超威半導(dǎo)體公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/06;G06F3/06
• 代理公司: 上海勝康律師事務(wù)所 31263
• 代理人: 李獻(xiàn)忠;張華

1.一種處理系統(tǒng)，所述處理系統(tǒng)包括：

計算管芯；以及

堆棧存儲器，所述堆棧存儲器與所述計算管芯堆疊在一起，其中所述堆棧存儲器包括第一存儲器管芯和堆疊在所述第一存儲器管芯頂部上的第二存儲器管芯，并且進(jìn)一步其中使用單個存儲器地址的并行訪問被混寫以并行訪問所述第一存儲器管芯的第一部分和所述第二存儲器管芯的第二部分，所述第二部分從同一存儲器管芯上的所述第一部分偏移。

2.如權(quán)利要求1所述的處理系統(tǒng)，其中所述第一存儲器管芯和所述第二存儲器管芯包括相同的電路配置。

3.如權(quán)利要求2所述的處理系統(tǒng)，其中使用所述單個存儲器地址的所述并行訪問指向所述第一存儲器管芯和所述第二存儲器管芯的不同存儲體。

4.如權(quán)利要求1所述的處理系統(tǒng)，所述處理系統(tǒng)還包括在所述計算管芯處的存儲器控制器，其中所述存儲器控制器在對所述堆棧存儲器進(jìn)行尋址之前混寫所述單個存儲器地址以生成多個位值。

5.如權(quán)利要求1所述的處理系統(tǒng)，其中所述第一存儲器管芯和所述第二存儲器管芯都接收所述單個存儲器地址，并且進(jìn)一步其中所述第二存儲器管芯基于本地查找表來混寫所述單個存儲器地址。

6.如權(quán)利要求5所述的處理系統(tǒng)，其中所述第二存儲器管芯基于所述本地查找表使所述接收的單個存儲器地址發(fā)生位翻轉(zhuǎn)。

7.如權(quán)利要求1所述的處理系統(tǒng)，其中所述堆棧存儲器包括多層靜態(tài)隨機(jī)存取存儲器(SRAM)。

8.一種集成電路封裝件，包括:

管芯堆棧的存儲器裝置，所述管芯堆棧的存儲器裝置包括:

多個堆棧存儲器管芯，其中使用單個存儲器地址的并行訪問被混寫以訪問在不同物理位置處的所述多個堆棧存儲器管芯，所述不同的物理位置在同一存儲芯片上相對彼此偏移。

9.如權(quán)利要求8所述的集成電路封裝件，其中所述多個堆棧存儲器管芯中的每個堆棧存儲器管芯包括相同的電路配置。

10.如權(quán)利要求9所述的集成電路封裝件，其中使用所述單個存儲器地址的所述并行訪問指向所述多個堆棧存儲器管芯的不同存儲體。

11.如權(quán)利要求8所述的集成電路封裝件，所述集成電路還包括：

存儲器控制器，所述存儲器控制器在耦合到所述管芯堆棧的存儲器裝置的計算管芯處，其中所述存儲器控制器在對所述管芯堆棧的存儲器裝置進(jìn)行尋址之前混寫所述單個存儲器地址以生成多個位值。

12.如權(quán)利要求8所述的集成電路封裝件，其中所述多個堆棧存儲器管芯中的每一者包括本地查找表。

13.如權(quán)利要求12所述的集成電路封裝件，其中所述單個存儲器地址基于所述多個堆棧存儲器管芯中的每一者處的所述本地查找表而發(fā)生位翻轉(zhuǎn)。

14.如權(quán)利要求8所述的集成電路封裝件，其中所述管芯堆棧的存儲器裝置包括多層靜態(tài)隨機(jī)存取存儲器(SRAM)。

15.一種在堆棧存儲器處進(jìn)行地址混寫的方法，所述方法包括：

響應(yīng)于接收到使用單個存儲器地址的并行訪問請求，混寫所述單個存儲器地址以并行訪問管芯堆棧的存儲器的第一存儲器管芯的第一部分和第二存儲器管芯的第二部分，所述第二部分從同一存儲器管芯上的所述第一部分偏移。

16.如權(quán)利要求15所述的方法，其中混寫所述單個存儲器地址包括：

在對所述第一存儲器管芯和所述第二存儲器管芯進(jìn)行尋址之前在存儲器控制器處生成多個位值。