[發明專利]具有降低的RIN的帶有橢圓形孔口的VCSEL

在審

• 申請號: 201880068562.6
• 申請日: 2018-09-18
• 公開（公告）號: CN111279563A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 迪帕·加祖拉;尼古拉·基蒂克;馬列克·哈欽斯基;加里·蘭德里;吉姆·塔特姆
• 申請（專利權）人: 菲尼薩公司
• 主分類號: H01S5/00
• 分類號: H01S5/00;H01S5/183;H01S5/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 黃霖;郭峰霞

1.一種VCSEL，包括：

橢圓形氧化物孔口，所述橢圓形氧化物孔口位于定位在有源區域與發射表面之間的氧化區域中，所述橢圓形孔口具有半徑比(短半徑)/(長半徑)在0.6與0.8之間的短半徑和長半徑，所述VCSEL具有小于-140dB/Hz的相對強度噪聲(RIN)。

2.根據權利要求1所述的VCSEL，還包括橢圓形發射孔口，所述橢圓形發射孔口具有與所述橢圓形氧化物孔口相同的尺寸。

3.根據權利要求2所述的VCSEL，還包括橢圓形接觸件，所述橢圓形接觸件具有位于其中的橢圓形接觸件孔口，所述橢圓形接觸件圍繞所述橢圓形發射孔口。

4.根據權利要求3所述的VCSEL，其中，所述橢圓形接觸件是C形的。

5.根據權利要求4所述的VCSEL，還包括一個或更多個溝槽，所述一個或更多個溝槽位于所述氧化區域的側向，所述一個或更多個溝槽形成橢圓形形狀，其中，所述氧化區域具有橢圓形形狀。

6.根據權利要求5的VCSEL，其中，所述一個或更多個溝槽是梯形形狀的溝槽。

7.根據權利要求6所述的VCSEL，還包括臺面，所述臺面具有所述橢圓形氧化物孔口、所述氧化區域、所述橢圓形發射孔口、所述橢圓形接觸件和呈所述橢圓形形狀的所述一個或更多個溝槽。

8.根據權利要求7所述的VCSEL，還包括接觸件襯墊和將所述接觸件襯墊與所述橢圓形接觸件電連接的電連接器。

9.多個根據權利要求1所述的VCSEL，其中，至少0.9(90％)或約0.9(90％)的正態分位數的VCSEL具有至少可接受標準。

10.根據權利要求9所述的多個VCSEL，其中，至少約0.9(90％)的正態分位數具有小于-141dB/Hz或約-141dB/Hz的RIN。

11.根據權利要求10所述的多個VCSEL，所述VCSEL中的每個VCSEL位于單個晶片上。

12.根據權利要求11的多個VCSEL，每個VCSEL具有所述橢圓形孔口，所述橢圓形孔口具有半徑比(短半徑)/(長半徑)在0.64與0.7之間的短半徑和長半徑。

13.一種設計VCSEL的方法，所述方法包括：

制備多個VCSEL，所述多個VCSEL各自具有位于定位在有源區域與發射表面之間的氧化區域中的橢圓形氧化物孔口，每個VCSEL的橢圓度由所述橢圓形氧化物孔口的短半徑和長半徑限定，其中，半徑比(短半徑)/(長半徑)在0.6與0.8之間，所述多個VCSEL具有多個不同的半徑比；

操作所述多個VCSEL發射光；

測試每個VCSEL以得到每個VCSEL的相對強度噪聲(RIN)；

針對可接受標準的正態分位數將每個VCSEL分組到一組中；以及

確認針對具有小于-140dB/Hz的RIN的VCSEL的正態分位數組的至少一個半徑比。

14.根據權利要求13所述的方法，其中，所述制備包括制造有形的所述多個VCSEL。

15.根據權利要求13所述的方法，其中，所述制備包括數字地創建要被模擬的所述多個VCSEL，并且所述操作包括對來自所述多個VCSEL的光的發射進行模擬。

16.根據權利要求13所述的方法，其中，所述正態分位數組為至少0.9(90％)或約0.9(90％)。

17.根據權利要求13所述的方法，包括將所確認的至少一個半徑比記錄并存儲在非暫時性有形介質上。