[發明專利]基于相變材料的神經網絡器件

在審

• 申請號: 201880068113.1
• 申請日: 2018-10-17
• 公開（公告）號: CN111247534A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 宋潤洽;李呈
• 申請（專利權）人: 漢陽大學校產學協力團
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 北京鍾維聯合知識產權代理有限公司 11579
• 代理人: 羅銀燕

根據一實施例，本發明的基于相變材料的神經網絡器件包括：多個神經元，配置在各個輸入層及輸出層；多個相變材料(PCM，Phase Change Material)，用于使上述輸入層的輸入線及上述輸出層的輸出線之間相連接；以及至少一個反向脈沖發射器(BSG，Backward Spike Generator)，通過多個上述神經元共享，以分別從上述輸出層的多個神經元輸出的輸出脈沖為基礎生成尖峰脈沖。

技術領域

以下說明涉及基于相變材料(PCM，Phase Change Material)來對人的神經系統進行建模的神經網絡器件，更詳細地，涉及減少建模的電路面積的神經網絡器件。

背景技術

現有的神經網絡器件被建模成包括增幅多個列輸入信號來接收的多個輸入驅動增幅器及增幅多個低輸出信號來輸出的多個輸入驅動增幅器的電路。在這種情況下，現有的神經網絡器件將多個輸入驅動放大器及多個輸出放大器形成為相同結構(例如，包括反向脈沖驅動器、正向脈沖驅動器及獨享(WTA，Winner-Takes-All)驅動器的結構)驅動器，多個輸入驅動增幅器及多個輸出增幅器均包括生成尖峰脈沖的尖峰脈沖發射器(SG，SpikeGenerator)。在授權專利公報第10-0183406號中已揭示這種現有的神經網絡器件的技術。

對此，現有的神經網絡器件具有多個輸入驅動增幅器及多個輸出增幅器的電路面積被擴大建模的缺點，由此，具有整體電路面積也將增加的缺點。并且，在現有的神經網絡器件中，與多個輸入驅動增幅器及多個輸出增幅器具有與功能(例如，脈沖輸入或脈沖輸出)無關的不必要的結構要素，因此具有能量消耗大的缺點。

因此，以下的多個實施例提供解決這種現有的神經網絡器件的缺點的技術。

發明內容

技術問題

多個一實施例提供減少對人的神經系統進行建模的電路面積及能量消耗的基于相變材料的神經網絡器件。

具體地，多個一實施例提供如下的神經網絡器件，即，代替在現有的神經網絡器件中，與多個輸入驅動增幅器及多個輸出驅動增幅器相對應的多個神經元所包括的尖峰脈沖發射器，共享至少一個反向脈沖發射器(BSG，Backward Spike Generator)。

并且，多個一實施例提供多個神經元按各個層包括不同的結構要素的神經網絡器件。

解決問題的手段

根據一實施例，基于相變材料的神經網絡器件包括：配置在各個輸入層及輸出層；多個相變材料，用于使上述輸入層的輸入線及上述輸出層的輸出線之間相連接；以及至少一個反向脈沖發射器，通過多個上述神經元共享，以從上述輸出層的多個神經元輸出的輸出脈沖為基礎生成尖峰脈沖。

根據一實施方式，在多個上述神經元中的各個上述層可包括不同的結構要素。

根據再一實施方式，除反向脈沖驅動器之外，上述輸入層的多個神經元可包括P型金屬氧化物半導體(PMOS)及N型金屬氧化物半導體(NMOS)，除正向脈沖驅動器之外，上述輸出層的多個神經元分別包括P型金屬氧化物半導體及N型金屬氧化物半導體。

根據另一實施方式，基于上述相變材料的神經網絡器件還可包括用于使從多個上述神經元輸出的脈沖的定時同步的至少一個控制電路。

根據還有一實施方式，至少一個上述控制電路可設置于各個上述層。

根據又一實施方式，至少一個上述控制電路可包括：第一等級控制電路，用于使從上述輸入層的多個神經元輸出的脈沖的定時同步；第二等級控制電路，用于使從上述輸出層的多個神經元輸出的輸出脈沖的定時同步；以及全局控制電路，用于控制上述第一等級控制電路及上述第二等級控制電路。