[發明專利]制造半導體器件的方法以及半導體器件

有效

• 申請號: 201880066551.4
• 申請日: 2018-10-11
• 公開（公告）號: CN111213231B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 托馬斯·博德納;斯蒂芬·杰森尼戈;弗朗茲·施蘭克
• 申請（專利權）人: AMS有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 羅小晨;劉繼富

1.一種用于制造半導體器件(10)的方法，該方法包括：

-提供具有主延伸平面的半導體本體(11)，

-在垂直于半導體本體(11)的主延伸平面的垂直方向(z)上，從半導體本體(11)的頂側(13)在半導體本體(11)中形成溝槽(12)，

-用隔離層(15)涂覆溝槽(12)的內壁(14)，

-在溝槽(12)內的隔離層(15)上沉積金屬化層(16)，以及

-在溝槽(12)內的金屬化層(16)上沉積鈍化層(17)，使得溝槽(12)的內部空間(18)沒有任何材料，其中

-與所述內部空間(18)相鄰的內表面(19)至少局部地被處理為疏水性的；其中，所述內表面(19)是所述鈍化層(17)的背離內壁(14)的表面，或所述內表面(19)是沉積在鈍化層(17)上的疏水性涂層(22)的背離內壁(14)的表面；

在沉積所述鈍化層之后，所述溝槽的所述內部空間保持沒有任何材料。

2.根據權利要求1所述的方法，其中，所述內表面(19)與所述內部空間(18)接觸或暴露于所述內部空間。

3.根據權利要求1或2所述的方法，其中，所述頂側(13)處的頂表面(20)的表面能為至少每平方米0.05焦耳。

4.根據權利要求1或2所述的方法，其中，所述內表面(19)的表面能小于每平方米0.04焦耳。

5.根據權利要求1或2所述的方法，其中，所述鈍化層(17)的背離內壁(14)的表面至少局部地被氧等離子體蝕刻。

6.根據權利要求1或2所述的方法，其中，將光刻膠(21)沉積在所述頂側(13)處。

7.根據權利要求6所述的方法，其中，在沉積光刻膠(21)之后，通過暴露于溶液或載氣中的硅烷來處理所述鈍化層(17)的背離內壁(14)的表面。

8.根據權利要求6所述的方法，其中，在沉積光刻膠(21)之后，通過暴露于溶液或載氣中的硅烷將所述鈍化層(17)的背離內壁(14)的表面處理為疏水性的。

9.根據權利要求1所述的方法，其中，所述疏水性涂層(22)通過等離子體聚合沉積。

10.根據權利要求1所述的方法，其中，所述疏水性涂層(22)包括含氟聚合物。

11.根據權利要求1所述的方法，其中，所述疏水性涂層(22)包括納米顆粒。

12.一種半導體器件(10)包括：

-半導體本體(11)，其具有主延伸平面，

-溝槽(12)，其從半導體本體(11)的頂側(13)沿垂直方向(z)延伸穿過半導體本體(11)的至少一部分，其中，所述垂直方向(z)垂直于半導體本體(11)的主延伸平面，

-隔離層(15)，其至少部分地覆蓋所述溝槽(12)的內壁(14)，

-金屬化層(16)，其至少部分地覆蓋所述隔離層(15)，和

-鈍化層(17)，其至少部分地覆蓋所述金屬化層(16)，其中

-所述溝槽(12)的內部空間(18)保持沒有任何材料，并且

-與所述內部空間(18)相鄰的內表面(19)至少局部地是疏水性的；其中，所述內表面(19)是所述鈍化層(17)的背離內壁(14)的表面，或所述內表面(19)是覆蓋所述鈍化層(17)的疏水性涂層(22)的背離內壁(14)的表面。

13.根據權利要求12所述的半導體器件(10)，其中，所述內表面(19)與所述內部空間(18)接觸或暴露于所述內部空間。

14.根據權利要求12或13所述的半導體器件(10)，其中，在所述頂側(13)處的頂表面(20)的表面能達到至少每平方米0.05焦耳。

15.根據權利要求12或13所述的半導體器件(10)，其中，所述金屬化層(16)與所述半導體器件(10)的集成電路電連接。