[發(fā)明專利]快閃存儲器塊報廢策略

在審

• 申請?zhí)枺?/td>: 201880064373.1
• 申請日: 2018-08-30
• 公開（公告）號: CN113994432A
• 公開（公告）日: 2022-01-28
• 發(fā)明（設(shè)計）人: H·R·桑吉迪;G·卡列洛;何德平;S·A·斯多勒;D·巴蒂斯;P·湯姆森
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/26;G11C29/42;G11C29/52
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 王龍

本文中揭示用于快閃存儲器塊報廢策略的裝置及技術(shù)。在實例實施例中，響應于在第一存儲器塊中遇到超過第一錯誤閾值的讀取錯誤而解除所述第一存儲器塊的使用狀態(tài)。將可復原數(shù)據(jù)從所述第一存儲器塊復制到第二存儲器塊。在多次反復中的每一者期間，擦除并編程所述第一存儲器塊，且讀取所述第一存儲器塊的每一頁面。響應于所述頁面在所述多次反復期間都未展現(xiàn)超過第二錯誤閾值的讀取錯誤，使所述第一存儲器塊返回到使用狀態(tài)。

優(yōu)先權(quán)申請案

本申請案主張2017年8月30日申請的序列號為15/690,903的美國申請案的優(yōu)先權(quán)的權(quán)益，所述申請案的全部內(nèi)容以引用的方式并入本文中。

背景技術(shù)

存儲器裝置通常提供為計算機或其它電子裝置中的內(nèi)部半導體集成電路。存在許多不同類型的存儲器，包含易失性存儲器及非易失性存儲器。

易失性存儲器需要電力來維持其數(shù)據(jù)，且其包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)或同步動態(tài)隨機存取存儲器(SDRAM)等。

非易失性存儲器可在未被供電時保存所存儲數(shù)據(jù)，且其包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態(tài)RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器(例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)、磁阻式隨機存取存儲器(MRAM))或3D XPoint^TM存儲器等。

利用快閃存儲器作為廣泛范圍的電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性及低功率消耗的一或多個群組的單晶體管浮動柵極或電荷捕捉存儲器單元。

兩種常見類型的快閃存儲器陣列架構(gòu)包含以布置相應的基本存儲器單元配置的邏輯形式命名的NAND架構(gòu)及NOR架構(gòu)。存儲器陣列的存儲器單元通常布置成矩陣。在實例中，陣列的行中的每一浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構(gòu)中，陣列的列中的每一存儲器單元的漏極耦合到數(shù)據(jù)線(例如，位線)。在NAND架構(gòu)中，陣列的串中的每一存儲器單元的漏極在一起串聯(lián)耦合(源極到漏極)于源極線與位線之間。

通過解碼器存取NOR及NAND架構(gòu)半導體存儲器陣列兩者，解碼器通過選擇耦合到其柵極的字線而激活特定存儲器單元。在NOR架構(gòu)半導體存儲器陣列中，選定存儲器單元一旦經(jīng)激活便將其數(shù)據(jù)值放置于位線上，而引起不同電流流動，這取決于特定單元編程的狀態(tài)。在NAND架構(gòu)半導體存儲器陣列中，將高偏壓電壓施加到漏極側(cè)選擇門(SGD)線。在指定通過電壓(例如，Vpass)驅(qū)動耦合到每一群組的未選定存儲器單元的柵極的字線以將每一群組的未選定存儲器單元操作為傳遞晶體管(例如，以不受其存儲數(shù)據(jù)值限制的方式傳遞電流)。接著，電流通過每一串聯(lián)耦合的群組從源極線流動到位線，其僅受每一群組的選定存儲器單元限制，而將選定存儲器單元的當前編碼數(shù)據(jù)值放置于位線上。

NOR或NAND架構(gòu)半導體存儲器陣列中的每一快閃存儲器單元可個別或共同編程到一個或若干編程狀態(tài)。舉例來說，單電平單元(SLC)可表示兩個編程狀態(tài)(例如，1或0)中的一者，其表示一個數(shù)據(jù)位。

然而，快閃存儲器單元也可表示兩個以上編程狀態(tài)中的一者，這允許在不增加存儲器單元的數(shù)目的情況下制造較高密度存儲器，這是因為每一單元可表示一個以上二進制數(shù)字(例如，一個以上位)。此類單元可被稱為多狀態(tài)存儲器單元、多數(shù)字單元或多電平單元(MLC)。在某些實例中，MLC可指代每單元可存儲兩個數(shù)據(jù)位(例如，四個編程狀態(tài)中的一者)的存儲器單元，三電平單元(TLC)可指代每單元可存儲三個數(shù)據(jù)位(例如，八個編程狀態(tài)中的一者)的存儲器單元，且四電平單元(QLC)可每單元存儲四個數(shù)據(jù)位。MLC在本文中在其更廣泛內(nèi)容背景中使用而可指代每單元可存儲一個以上數(shù)據(jù)位(即，可表示兩個以上編程狀態(tài))的任何存儲器單元。