[發(fā)明專利]用于使用共享地址路徑來維持存儲體刷新操作的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201880060226.7
• 申請日: 2018-08-09
• 公開（公告）號: CN111095412B
• 公開（公告）日: 2023-09-29
• 發(fā)明（設計）人: J·李
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C11/408;G11C8/12
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發(fā)明揭示一種存儲器裝置(10)，其包含各自具有帶有行地址的多個行的存儲體(11)。所述存儲器裝置(10)還包含計數器(52、54)，所述計數器(52、54)當所述存儲器裝置(10)正以第一模式操作時，響應于第一刷新操作而存儲第一組存儲體(12、13)的第一行的第一行地址并將其遞增到所述第一組存儲體(12、13)的第二行的第二行地址。所述存儲器裝置(10)進一步包含電路系統(tǒng)(270)，所述電路系統(tǒng)(270)當所述存儲器裝置(10)從所述第一模式轉變到第二模式且所述第一刷新操作未與當所述存儲器裝置(10)正以所述第一模式操作時執(zhí)行的第二刷新操作成對時，阻止將所述第二行地址遞增到所述第一組存儲體(12、13)的第三行的第三行地址。

技術領域

本發(fā)明的實施例大體上涉及半導體裝置領域。更具體地，本發(fā)明的實施例涉及使用共享地址路徑來維持存儲體的刷新操作，其中可以刷新第一存儲體，同時可以使用共享地址路徑來存取第二存儲體。

背景技術

例如動態(tài)隨機存取存儲器(DRAM)的半導體存儲器裝置可以通過周期性地從存儲器單元讀取信息并將所讀取信息重寫到存儲器單元以保存信息來刷新存儲器單元。例如，存儲器中的存儲器數據的每一位可被存儲為在存儲器上的電容器上存在或不存在電荷。隨著時間流逝，電荷可能會泄漏并最終丟失，除非刷新數據。如此，外部電路系統(tǒng)可以周期性地讀取每一存儲器單元并將數據重寫到所述存儲器單元，從而將電容器上的電荷恢復到其原始電平。存儲器刷新周期可以一次刷新一組或一區(qū)存儲器單元(例如存儲體)，且每一連續(xù)周期可以刷新下一組或一區(qū)存儲器單元，因此刷新存儲器中的所有存儲器單元。此刷新過程可以由存儲器裝置的控制器和/或由用戶周期性地進行以將數據保持在存儲器單元中。

存儲器可以包含存儲器單元的多個存儲體。如果正在刷新存儲體，那么可能無法存取所述存儲體(例如，用于讀取和/或寫入操作)。一些DRAM，例如DDR5?SDRAM(雙倍數據速率類型的五個同步動態(tài)隨機存取存儲器)，可能僅刷新一些存儲體，同時實現(xiàn)對其它存儲體的操作。

可以通過在到待刷新或存取的存儲器電路系統(tǒng)的單個地址路徑上提供行地址來執(zhí)行刷新或存取存儲體。可以將待刷新的行地址存儲并維持在計數器中(例如，在存儲器中)，所述計數器可以在每次將行地址發(fā)射到寄存器之后遞增。可以經由外部裝置(例如，外部控制器)以及例如激活命令來提供待存取的行地址。在任一狀況下，均可以發(fā)射行地址并將其存儲在存儲器的寄存器中，且命令地址輸入電路或命令解碼器可以發(fā)射命令以刷新或存取存儲體。然后，耦合到存儲體的存儲體控制塊可以基于存儲在寄存器中的行地址而執(zhí)行刷新或存取操作。

可以經由多種模式來執(zhí)行刷新。例如，存儲器裝置可以自動刷新模式操作，其中所述存儲器裝置經指示在外部刷新(例如，通過外部控制器)。自動刷新模式可以包含F(xiàn)GR(精細粒度刷新)1x和2x模式。在FGR?2x模式中，單個刷新命令可以對存儲體的一或多個行執(zhí)行刷新操作。在FGR?1x模式中，單個刷新命令可以對存儲體的兩組行執(zhí)行兩次刷新操作。另外，存儲器裝置可以自刷新模式操作，其中所述存儲器裝置經指示內部刷新。在自刷新模式中，存儲器裝置的操作類似于在以FGR?1x模式操作時操作。

命令地址輸入電路或命令解碼器可以發(fā)射第一命令，所述第一命令對一或多個存儲體的的行(例如，對應于存儲在寄存器中的行地址)執(zhí)行刷新操作。在某些情況下，在轉變到另一模式之前會發(fā)生多次(例如，2的倍數次)刷新操作可能為一個規(guī)則(例如，按照半導體或存儲器裝置制造商的規(guī)范)。例如，制造商可以指定以FGR?2x模式操作的存儲器裝置在轉變到另一模式(例如，F(xiàn)GR?1x模式或自刷新模式)之前執(zhí)行2的倍數次刷新操作。如果違反了此規(guī)范(例如，通過在轉變到另一模式之前執(zhí)行奇數次刷新操作)，那么可能不會刷新行，這可能導致存儲器泄漏和/或數據丟失。

本發(fā)明的實施例可以針對上文所陳述的問題中的一或多種。

附圖說明

圖1為說明根據本發(fā)明的實施例的存儲器裝置的某些特征的簡化框圖；

圖2為根據本發(fā)明的實施例的圖1的存儲器裝置的命令地址輸入電路的行地址輸出電路的示意圖；