[發明專利]用于預執行數據相依的負載的切片結構

在審

• 申請號: 201880058848.6
• 申請日: 2018-08-17
• 公開（公告）號: CN111065998A
• 公開（公告）日: 2020-04-24
• 發明（設計）人: S·普立亞達爾西;R·M·A·阿爾謝赫;B·德威爾;D·霍華
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/32
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本發明提供用于建構用于預提取數據相依負載指令的數據的指令切片的系統及方法，其包含用于將在指令序列中的負載指令識別為將在末級高速緩沖存儲器中未命中的合格負載指令的第一次出現的切片器。提交緩沖器存儲關于所述合格負載指令的所述第一次出現及在之后的影子指令的信息。對于所述合格負載指令的第二次出現，指令切片是從所述提交緩沖器中的所述信息建構以形成切片有效負載。預執行引擎基于所述切片有效負載預執行所述指令切片以確定數據將被提取以用于執行所述合格負載指令的第三次及任一后續出現所源自的地址。所述數據是從所述經確定地址預提取以用于所述合格負載指令的所述第三次及任一后續出現。

技術領域

所揭示方面涉及改進處理系統的處理速度。更具體地說，例示性方面涉及用于預執行數據相依負載指令及預提取通過所述數據相依負載指令消耗的數據的切片結構。

背景技術

可由處理器執行的一些應用程序(例如圖表分析、搜索操作等)可涉及大數據集的利用。用于此些應用程序的相關指令代碼可包含呈數據相依負載指令形式的指令。如所屬領域中已知的數據相依負載指令用以加載來自依賴于通過先前負載指令加載的數據的地址的數據(記住先前負載指令不必一定為不同負載指令而是可為同一數據相依負載指令的先前執行)。

數據相依負載指令呈現其它形式負載指令可能并未呈現的難題。舉例來說，對于從并不依賴于先前負載的地址加載的負載指令來說，所述地址可遵循在代碼序列中的負載指令之間的模式，這使得能夠基于確定模式之間的步幅而從所述地址進行預測性預提取。然而，對于數據相依負載指令來說，這類基于模式或基于步幅的預測是不可能的，這是因為加載數據所源自的地址自身依賴于不同指令。

圖1說明指令序列100(其將由所屬領域的技術人員識別為表示指針追趕代碼)中的數據相依負載指令的實例。在指令序列100中，說明兩種類型的數據相依負載指令。首先，負載2(Load 2)為用于加載來自通過寄存器x5確定的地址的數據的負載指令，其中寄存器x5的內容通過不同負載指令負載1(Load 1)確定。在此實例中，負載1被替代地稱作數據相依負載指令負載2的父代或生產者負載指令。父代及數據相依負載指令(指令序列100中的負載1及負載2)的序列被稱作指令切片，其中執行所述指令切片依賴于提供的寄存器x5的內容。其次，負載1也為數據相依負載指令。在此情況下，考慮由指令序列100中的“while(ptr)”定義的回路的兩個連續迭代，在由寄存器x5指向的地址處含有的數據在回路的第一迭代中在執行負載1時被加載到寄存器x5中；及在回路的連續第二迭代中，來自第一迭代的寄存器x5的值在執行負載1時被加載，這使得第一迭代的負載1為父代負載指令且使第二迭代的負載1為對應數據相依負載指令。

在上文所提及的實例應用程序(例如圖表分析及搜索操作工作負載)中，其中上述指令切片可由具有存儲器階層中的一或多個高速緩沖存儲器的處理器執行，可見存在在指令切片中的兩個負載(父代及相依)遇到在一或多個高速緩沖存儲器中的未命中的高發生率。存儲器階層的末級高速緩沖存儲器(或“LLC”)中的未命中可招致高損失。為了解釋，例如3級(L3)高速緩沖存儲器的末級高速緩沖存儲器可集成于與處理器相同的芯片上并用以服務在可能時來自較高級高速緩沖存儲器(例如2級(L2)高速緩沖存儲器、1級(L1)高速緩沖存儲器等)的未命中，所述較高級高速緩沖存儲器更鄰近于處理器。但末級高速緩沖存儲器中的未命中可招致大的時延損失，例如，大約數百個循環，這是因為經轉遞到外部存儲器系統或芯片外存儲器(例如動態隨機存取存儲器(DRAM))的未命中例如待被服務。因此，在父代負載指令(例如，用于提取由寄存器x5指向的地址處的數據)的末級高速緩沖存儲器未命中的情況下，任何數據相依負載指令(例如，負載2)以及其任何相依可停止直到通過存取DRAM來服務父代負載指令為止。當等待父代負載指令被服務時，停止處理相依指令，且處理器的執行管線可以可依賴于父代負載或其相依指令的其它指令支持，這可導致處理器的性能的降級。

因此，在所屬領域中需要用于改進性能同時避免處理數據相依負載指令時常規技術的前述缺點。

發明內容