[發明專利]執行模數轉換的方法

在審

• 申請號: 201880058791.X
• 申請日: 2018-09-10
• 公開（公告）號: CN111052613A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: 陳寶箴;L·D·費爾南多;譚志超
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 張丹

使用逐次逼近(SAR)模數轉換器(ADC)執行模數轉換的方法。將先前數字輸出與基于先前數字輸出的第一M位的范圍進行比較。如果先前數字輸出在該范圍內，則在進行位試驗之前，將SAR ADC的數模轉換器(DAC)與先前數字輸出的第一M位一起預加載。如果先前數字輸出在該范圍外，則在執行位置試驗之前，將偏移應用于先前數字輸出的第一M位，并基于M位和偏移對DAC進行預加載。這種方法減少下一個輸入超出預加載定義的其他范圍的可能性。

要求優先權

本專利申請要求于2018年7月19日提交的美國專利申請No.16/040,140的優先權的利益，該專利申請要求于2018年3月26日提交的美國臨時專利申請No.62,648,225和于2017年9月11日提交的美國專利申請序列15/700,957的優先權的利益，這些申請和出版物的全部內容通過引用合并于此。

技術領域

本公開涉及執行模數轉換的方法。

背景技術

模數轉換器(ADC)將模擬輸入信號轉換為數字代碼。一種類型的ADC是逐次逼近寄存器(SAR)ADC。SAR ADC通過依次比較不同的數字代碼和輸入信號來猜測數字輸出代碼。為此，使用數模轉換器(DAC)。將DAC設置為特定值，并將DAC的模擬輸出與模擬輸入信號進行比較。例如，在4位DAC中，DAC可以設置為1,0,0,0,這在DAC范圍的中點生成模擬信號。如果模擬輸入信號高于此值，則SAR保持為'1'，然后移至下一位。如果模擬輸入信號低于此值，則將該位設置為'0'。假設模擬輸入高于數字信號，則SAR將DAC設置為1,1,0,0,并執行相同的比較。這些比較中的每一個都稱為位試驗，并且該過程一直持續到SAR確定為模擬輸入的近似數字代碼為止。

當輸入信號緩慢移動時，最高有效位(MSB)可能不會在轉換之間改變。這樣，為了加快過程并降低功耗，可以對MSB進行預加載。這樣，僅對后面的位執行位測試，而不是對所有位執行位測試。但是，當輸入信號移向位邊界時，下一個數字輸出信號將不會共享MSB的可能性越來越大。這樣，如果基于先前的數字輸出對MSB進行預加載，則可發生誤差。

發明內容

使用逐次逼近(SAR)模數轉換器(ADC)執行模數轉換的方法。將先前數字輸出與基于先前數字輸出的第一M位的范圍進行比較。如果先前數字輸出在該范圍內，則在進行位試驗之前，將SAR ADC的數模轉換器(DAC)與先前數字輸出的第一M位一起預加載。如果先前數字輸出在該范圍外，則在執行位置試驗之前，將偏移應用于先前數字輸出的第一M位，并基于M位和偏移對DAC進行預加載。這種方法減少下一個輸入超出預加載定義的其他范圍的可能性。

在第一方面，本公開提供一種使用逐次逼近寄存器(SAR)模數轉換器(ADC)來執行模數轉換的方法，包括：使用SAR ADC的數模轉換器(DAC)電路來執行位試驗，以將模擬輸入信號的第一采樣轉換為N位數字輸出；在對所述模擬輸入信號的第二采樣執行位試驗之前，將所述N位數字輸出與第一范圍進行比較，該第一范圍基于所述N位數字輸出；如果所述N位數字輸出在所述第一范圍內，將所述N位數字輸出的M位從所述第一采樣預加載到DAC電路；如果所述N位數字輸出在所述第一范圍外，將所述N位數字輸出的M位從所述第一采樣加上偏移預加載到DAC電路上；在第二采樣上執行位試驗以確定剩余位。

在第二方面，本公開提供逐次逼近寄存器(SAR)模數轉換器(ADC)，被配置為執行位試驗以將模擬輸入信號的第一采樣轉換為N位數字輸出，該SAR ADC包括：數模轉換器(DAC)電路；和控制電路，被配置為：在對所述模擬輸入信號的第二采樣執行位試驗之前，將N位數字輸出與第一范圍進行比較，所述第一范圍基于所述N位數字輸出；如果所述N位數字輸出在所述第一范圍內，指示DAC將所述N位數字輸出的M位從所述第一采樣預加載到DAC電路；如果所述N位數字輸出在所述第一范圍外，指示DAC將所述N位數字輸出的M位從所述第一采樣加上偏移預加載到DAC電路上；和指示DAC在第二采樣上執行位試驗以確定剩余位。