[發明專利]用于具有減小的電容器陣列DAC的SAR ADC中的偏移校正的方法和裝置

在審

• 申請號: 201880056540.8
• 申請日: 2018-10-30
• 公開（公告）號: CN111052612A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: A·溫耶;I·洛肯
• 申請（專利權）人: 微芯片技術股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳斌

1.一種用于使用減小的電容器陣列數模轉換器(DAC)在逐次逼近寄存器(SAR)模數轉換器(ADC)中進行偏移校正的方法，所述方法包括以下步驟：

將SAR ADC的正輸入和負輸入耦合到一起；

確定所述SAR DAC的偏移電壓的數字表示；

將所述偏移電壓的所述數字表示存儲在偏移寄存器中；

用所述輸入偏移電壓的所述存儲的數字表示配置包括多個偏移校正電容器的減小的電容器陣列DAC以提供偏移校正電壓；

解耦所述SAR ADC的所述正輸入和所述負輸入；

將差分電壓耦合到所述SAR ADC的所述正輸入和所述負輸入；以及

在與來自所述減小的電容器陣列DAC的所述偏移校正電壓耦合的同時執行所述差分電壓的SAR轉換。

2.根據權利要求1所述的方法，其特征在于，所述多個偏移校正電容器耦合到由存儲在所述偏移寄存器中的所述偏移電壓的所述數字表示所選擇的多個參考電壓。

3.根據權利要求2所述的方法，其特征在于，所述多個參考電壓是從Vrefp到Vrefn電壓的二進制加權。

4.根據權利要求3所述的方法，其特征在于，共模電壓Vcm約等于(Vrefp+Vrefn)/2。

5.根據權利要求3-4中任一項所述的方法，其特征在于，所述多個參考電壓由耦合在Vrefp和Vrefn之間的串聯連接的電阻分壓器串提供。

6.根據權利要求1-5中任一項所述的方法，其特征在于，所述多個偏移校正電容器包括N個正偏移校正電容器，所述N個正偏移校正電容器具有耦合到一起并形成節點Vx的頂板，和N個負偏移校正電容器，所述N個負偏移校正電容器具有耦合在一起并形成節點Vy的頂板，其中N為所述減小的電容器陣列DAC的偏移電壓校正位的數量。

7.根據權利要求6所述的方法，其特征在于，N等于五(5)，并且還包括以下步驟：

將第一正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp/2或Vrefn/2；

將第一負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn/2或Vrefp/2；

將第二正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp/4或Vrefn/4；

將第二負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn/4或Vrefp/4；

將第三正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp/8或Vrefn/8；

將第三負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn/8或Vrefp/8；

將第四正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp/16或Vrefn/16；

將第四負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn/16或Vrefp/16；

將第五正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp/32或Vrefn/32；以及

將第五負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn/32或Vrefp/32，由此產生所述偏移補償電壓。

8.根據權利要求6所述的方法，其特征在于，N等于六(6)，并且還包括以下步驟：

將第六正偏移校正電容器的頂板耦合至所述節點Vx；

將第六負偏移校正電容器的頂板耦合至所述節點Vy；

將所述第六正偏移校正電容器的底板選擇性地耦合至Vcm、Vrefp或Vrefn；以及

將所述第六負偏移校正電容器的底板選擇性地耦合至Vcm、Vrefn或Vrefp，由此使所述電壓偏移校正范圍加倍。

9.根據權利要求1-8中任一項所述的方法，其特征在于，還包括在所述SARADC的采樣階段期間將所述正和負偏移校正電容器的所述底板耦合到所述共模電壓Vcm的步驟。

10.根據權利要求1-9中任一項所述的方法，其特征在于，還包括禁用所述偏移補償電壓的步驟。