[發(fā)明專利]一種非易失性存儲(chǔ)器系統(tǒng)有效
| 申請?zhí)枺?/td> | 201880054925.0 | 申請日: | 2018-07-16 |
| 公開(公告)號: | CN111066086B | 公開(公告)日: | 2023-10-03 |
| 發(fā)明(設(shè)計(jì))人: | H·V·特蘭;A·李;T·烏;S·洪;F·周;X·劉;N·多 | 申請(專利權(quán))人: | 硅存儲(chǔ)技術(shù)股份有限公司 |
| 主分類號: | G11C13/02 | 分類號: | G11C13/02;G11C5/02;G11C5/04 |
| 代理公司: | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人: | 陳斌 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 非易失性存儲(chǔ)器 系統(tǒng) | ||
1.一種非易失性存儲(chǔ)器系統(tǒng),包括:
被組織成行和列的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元陣列,其中每個(gè)單元包括頂部電極、底部電極以及所述頂部電極與所述底部電極之間的交換層;
多個(gè)位線,每個(gè)位線耦合到一列RRAM單元;
多個(gè)字線,每個(gè)字線耦合到一行RRAM單元;和
多個(gè)源線,每個(gè)源線耦合到RRAM單元的兩個(gè)相鄰行;
其中每個(gè)RRAM單元能夠通過向相關(guān)聯(lián)的位線、字線和源線施加電壓或電流的不同組合以改變所述RRAM單元的所述交換層來形成、設(shè)定和重置。
2.根據(jù)權(quán)利要求1所述的系統(tǒng),其中所述陣列中的多列RRAM單元用作接地源并且不用于存儲(chǔ)用戶數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的系統(tǒng),其中RRAM單元的每對相鄰行通過晶體管的隔離行來與RRAM單元的至少一個(gè)相鄰對的相鄰行分開。
4.根據(jù)權(quán)利要求1所述的系統(tǒng),其中所述多個(gè)位線中的每一個(gè)耦合到附加位線以形成位線對。
5.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器系統(tǒng),其中所述陣列中的多列RRAM單元用作接地源并且不用于存儲(chǔ)用戶數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的系統(tǒng),其中每個(gè)RRAM單元耦合到一個(gè)選擇器。
7.根據(jù)權(quán)利要求1所述的系統(tǒng),其中每個(gè)RRAM單元耦合到兩個(gè)選擇器。
8.一種非易失性存儲(chǔ)器系統(tǒng),包括:
被組織成行和列的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元陣列,其中每個(gè)單元包括頂部電極、底部電極以及所述頂部電極與所述底部電極之間的交換層;
多個(gè)位線,每個(gè)位線耦合到一列RRAM單元;
多個(gè)字線,每個(gè)字線耦合到一行RRAM單元;和
多個(gè)源線,每個(gè)源線耦合到RRAM單元的兩對相鄰行的一部分;
其中每個(gè)RRAM單元能夠通過向相關(guān)聯(lián)的位線、字線和源線施加電壓或電流的不同組合以改變所述RRAM單元的所述交換層來形成、設(shè)定和重置。
9.根據(jù)權(quán)利要求8所述的系統(tǒng),其中所述多個(gè)源線中的每一個(gè)與所述多個(gè)字線中的至少一個(gè)正交。
10.根據(jù)權(quán)利要求8所述的系統(tǒng),其中RRAM單元的相鄰行中共享字線的各對單元用于存儲(chǔ)用戶數(shù)據(jù)的一位。
11.一種非易失性存儲(chǔ)器系統(tǒng),包括:
被組織成行和列的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元陣列,其中每個(gè)單元包括頂部電極、底部電極以及所述頂部電極與所述底部電極之間的交換層;
多個(gè)位線,每個(gè)位線耦合到一列RRAM單元;
多個(gè)字線,每個(gè)字線耦合到一行RRAM單元;和
多個(gè)源線,每個(gè)源線耦合到一列RRAM單元;
其中每個(gè)RRAM單元能夠通過向相關(guān)聯(lián)的位線、字線和源線施加電壓或電流的不同組合以改變所述RRAM單元的所述交換層來形成、設(shè)定和重置。
12.一種非易失性存儲(chǔ)器系統(tǒng),包括:
被組織成行和列的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元陣列,其中每個(gè)單元包括頂部電極、底部電極以及所述頂部電極與所述底部電極之間的交換層;
多個(gè)位線,每個(gè)位線耦合到一列RRAM單元;
多個(gè)字線,每個(gè)字線耦合到一行RRAM單元;和
多個(gè)局部源線,每個(gè)局部源線耦合到RRAM單元的兩對相鄰行的一部分;
其中每個(gè)RRAM單元能夠通過向相關(guān)聯(lián)的位線、字線和源線施加電壓或電流的不同組合以改變所述RRAM單元的所述交換層來形成、設(shè)定和重置。
13.根據(jù)權(quán)利要求12所述的系統(tǒng),其中所述陣列進(jìn)一步被組織成由四個(gè)RRAM單元構(gòu)成的組,其中由四個(gè)RRAM單元構(gòu)成的每一組連接到一個(gè)選擇晶體管。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于硅存儲(chǔ)技術(shù)股份有限公司,未經(jīng)硅存儲(chǔ)技術(shù)股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201880054925.0/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲(chǔ)器裝置以及對其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲(chǔ)器數(shù)據(jù)寫入方法、存儲(chǔ)系統(tǒng)及其控制器
- 對系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲(chǔ)器接口
- 對存儲(chǔ)器設(shè)備中的非易失性存儲(chǔ)器和易失性存儲(chǔ)器進(jìn)行同時(shí)存取的技術(shù)
- 存儲(chǔ)裝置
- 控制非易失性存儲(chǔ)器器件的初始化的方法以及存儲(chǔ)器系統(tǒng)
- 非易失性存儲(chǔ)器的檢測方法及相關(guān)設(shè)備





