[發明專利]用于傳達波形的短地址模式

在審

• 申請號: 201880049729.4
• 申請日: 2018-07-16
• 公開（公告）號: CN110945492A
• 公開（公告）日: 2020-03-31
• 發明（設計）人: K·H·金;G·步
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳煒;亓云

1.一種在作為總線主控設備操作的設備處執行的方法，包括：

檢測串行總線上支持經縮短的地址模式的一個或多個從設備，以供接收具有經縮短從地址或經縮短寄存器地址中的至少一者的波形；

基于所述一個或多個從設備的數量來計算以二進制形式尋址所述一個或多個從設備所需的從地址比特數；

分別為所述一個或多個從設備生成經縮短從地址，其中每個經縮短從地址的長度是所述從地址比特數；

將所生成的經縮短從地址指派給所述一個或多個從設備中的每一者；以及

使用所指派的經縮短從地址經由所述串行總線將所述波形發送到從設備。

2.如權利要求1所述的方法，其特征在于，所述從地址比特數小于7比特。

3.如權利要求1所述的方法，其特征在于：

如果所述一個或多個從設備的所述數量是1個從設備，則所計算的從地址比特數是1比特；

如果所述一個或多個從設備的所述數量是2至4個從設備，則所計算的從地址比特數是2比特；

如果所述一個或多個從設備的所述數量是5至8個從設備，則所計算的從地址比特數是3比特；

如果所述一個或多個從設備的所述數量是9至16個從設備，則所計算的從地址比特數是4比特。

4.如權利要求1所述的方法，其特征在于，進一步包括：

檢測所述從設備內的寄存器數量；

基于所述寄存器數量來計算以二進制形式尋址所述寄存器所需的寄存器地址比特數；

分別為所述寄存器生成經縮短寄存器地址，其中每個經縮短寄存器地址的長度是所述寄存器地址比特數；以及

將所生成的經縮短寄存器地址指派給所述寄存器中的每一者，

其中所述波形是使用所指派的經縮短寄存器地址來發送到所述從設備的。

5.如權利要求4所述的方法，其特征在于，所述寄存器地址比特數小于8比特。

6.如權利要求4所述的方法，其特征在于：

如果所述寄存器數量是1個寄存器，則所計算的寄存器地址比特數是1比特；

如果所述寄存器數量是2至4個寄存器，則所計算的寄存器地址比特數是2比特；

如果所述寄存器數量是5至8個寄存器，則所計算的寄存器地址比特數是3比特；

如果所述寄存器數量是9至16個寄存器，則所計算的寄存器地址比特數是4比特；以及

如果所述寄存器數量是17至32個寄存器，則所計算的寄存器地址比特數是5比特。

7.如權利要求4所述的方法，其特征在于：

所述檢測包括檢測所述從設備支持的是減少字段模式還是組合地址模式，

如果所述從設備支持所述減少字段模式，則所指派的經縮短從地址和所指派的經縮短寄存器地址占用所述波形中的不同字段，并且

如果所述從設備支持所述組合地址模式，則所指派的經縮短從地址和所指派的經縮短寄存器地址占用所述波形中的同一字段。

8.如權利要求1所述的方法，其特征在于，進一步包括將用于激活所述經縮短地址模式的指示發送到所述從設備。

9.如權利要求8所述的方法，其特征在于，進一步包括將用于停用所述經縮短地址模式的第二指示發送到所述從設備。

10.一種總線主控裝置，包括：

接口電路，其被配置成將所述總線主控裝置耦合到串行總線；以及

處理電路，其被配置成：

檢測所述串行總線上支持經縮短地址模式的一個或多個從設備，以供接收具有經縮短從地址或經縮短寄存器地址中的至少一者的波形，

基于所述一個或多個從設備的數量來計算以二進制形式尋址所述一個或多個從設備所需的從地址比特數，

分別為所述一個或多個從設備生成經縮短從地址，其中每個經縮短從地址的長度是所述從地址比特數，

將所生成的經縮短從地址指派給所述一個或多個從設備中的每一者，以及

使用所指派的經縮短從地址經由所述串行總線將所述波形發送到從設備。