[發(fā)明專利]差分憶阻電路在審
| 申請(qǐng)?zhí)枺?/td> | 201880048643.X | 申請(qǐng)日： | 2018-07-22 |
| 公開(kāi)（公告）號(hào)： | CN111194467A | 公開(kāi)（公告）日： | 2020-05-22 |
| 發(fā)明（設(shè)計(jì)）人： | 賈科莫·因迪韋里;摩奴·維杰亞蘭加·尼爾 | 申請(qǐng)（專利權(quán)）人： | 蘇黎世大學(xué) |
| 主分類號(hào)： | G11C13/00 | 分類號(hào)： | G11C13/00 |
| 代理公司： | 北京細(xì)軟智谷知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11471 | 代理人： | 郭冠亞 |
| 地址： | 瑞士*** | 國(guó)省代碼： | 暫無(wú)信息 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 差分憶阻 電路 | ||
1.一種差分憶阻電路(27)，包括：
歸一化器(11)，包括第一歸一化電路輸入節(jié)點(diǎn)、第二歸一化電路輸入節(jié)點(diǎn)、第一歸一化電路輸出節(jié)點(diǎn)(15)和第二歸一化電路輸出節(jié)點(diǎn)(21)，所述歸一化電路(11)被配置為縮放第一輸入信號(hào)和第二輸入信號(hào)，以分別產(chǎn)生第一輸出信號(hào)和第二輸出信號(hào)；
第一憶阻元件(Dpos)，其連接在第一電路節(jié)點(diǎn)(Vtopp)和第一歸一化電路輸入節(jié)點(diǎn)之間，所述第一憶阻元件(Dpos)的特征在于第一可調(diào)電阻值；
第二憶阻元件(Dneg)，其連接在第二電路節(jié)點(diǎn)(Vtopn)和第二歸一化電路輸入節(jié)點(diǎn)(Vbotn)之間，所述第二憶阻元件(Dneg)的特征在于第二可調(diào)電阻值；以及
一組電壓源(3、5、13、19)，其被配置為產(chǎn)生大于0V的電壓，這組電壓源(3、5、13、19)被配置為在第一憶阻元件(Dpos)上產(chǎn)生第一電壓值，在第二憶阻元件(Dneg)上產(chǎn)生第二電壓值，
其中，第一輸出信號(hào)取決于第一可調(diào)電阻值，而第二輸出信號(hào)取決于第二可調(diào)電阻值，并且其中，憶阻電路網(wǎng)輸出信號(hào)取決于第一輸出信號(hào)和第二輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的差分憶阻電路(27)，其中，所述差分憶阻電路(27)是電流模式電路，其中，所述第一輸出信號(hào)是第一電流輸出信號(hào)，所述第二輸出信號(hào)是第二電流輸出信號(hào)。
3.根據(jù)權(quán)利要求1或2所述的差分憶阻電路(27)，其中，所述歸一化電路(11)包括在第一歸一化電路輸入節(jié)點(diǎn)和第一歸一化電路輸出節(jié)點(diǎn)(15)之間的第一縮放電流鏡以及在第二歸一化電路輸入節(jié)點(diǎn)和第二歸一化電路輸出節(jié)點(diǎn)(21)之間的第二縮放電流鏡(M3、M4)。
4.根據(jù)權(quán)利要求3所述的差分憶阻電路(27)，其中，所述第一縮放鏡(M1、M2)連接到被配置為產(chǎn)生大于0V的電壓值的第一縮放電流鏡電壓源(13)，而所述第二縮放鏡(M3、M4)連接到被配置為產(chǎn)生大于0V的電壓值的第二縮放電流鏡電壓源(19)。
5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的差分憶阻電路(27)，其中，所述第一電路節(jié)點(diǎn)(Vtopp)連接到第一開(kāi)關(guān)電路，以選擇性地將第一電路節(jié)點(diǎn)(Vtopp)連接到第一電壓源(VRD、VST)，而第二電路節(jié)點(diǎn)(Vtopn)連接到第二開(kāi)關(guān)電路，以選擇性地將第二電路節(jié)點(diǎn)(Vtopn)連接到第二電壓源(VRD、VST)。
6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的差分憶阻電路(27)，其中，所述第一憶阻元件(Dpos)連接到第一電路節(jié)點(diǎn)(Vtopp)和第三電路節(jié)點(diǎn)(Vbotp)，所述第三電路節(jié)點(diǎn)連接到第三開(kāi)關(guān)電路，以選擇性地將第三電路節(jié)點(diǎn)(Vbotp)連接到第三電壓源(VRST、VS)，而第二憶阻元件(Dneg)連接到第二電路節(jié)點(diǎn)(Vtopn)和第四電路節(jié)點(diǎn)(Vbotn)，所述第四電路節(jié)點(diǎn)連接到第四開(kāi)關(guān)電路，以選擇性地將第四電路節(jié)點(diǎn)(Vbotn)連接到第四電壓源(VRST、VS)。
7.根據(jù)權(quán)利要求6所述的差分憶阻電路(27)，其中，所述第三開(kāi)關(guān)電路包括限制通過(guò)所述第一憶阻元件(Dpos)的電流的第一限流元件(C1)，并且所述第四開(kāi)關(guān)電路包括限制通過(guò)所述第二憶阻元件(Dneg)的電流的第二限流元件(C2)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于蘇黎世大學(xué)，未經(jīng)蘇黎世大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201880048643.X/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
