[發明專利]直接內存地址轉換的有效測試

有效

• 申請號: 201880048578.0
• 申請日: 2018-08-06
• 公開（公告）號: CN110945485B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: S·卡普爾;M·杜莎娜普迪;N·吳
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F12/00
• 分類號: G06F12/00
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉都;于靜

一種電路和方法提供了對諸如鏈路處理單元之類的集成電路中地址轉換的有效壓力測試。隨機DMA模式(RDM)電路提供隨機輸入，以索引到轉換驗證表(TVT)中，該轉換驗證表用于生成實存儲器地址。RDM電路允許測試TVT的所有條目，從而測試所有DMA模式，而不管鏈路處理單元連接了什么總線代理。RDM電路可以使用多路復用器在運行時輸入和由隨機位發生器提供的隨機測試輸入之間進行選擇。當鏈接處理單元處于測試模式時，會置位模式選擇位以選擇隨機測試輸入。

技術領域

本公開總體上涉及測試直接存儲器地址轉換，并且更具體地涉及在集成電路中，例如在一個或多個處理器與圖形處理單元之間的高速通信鏈路中的直接存儲器訪問轉換的有效測試。

背景技術

集成電路測試工具試圖為集成電路生成最徹底和最有壓力的的測試用例。從理論上講，生成的測試用例應提供最大的測試覆蓋范圍，并應能夠強調各種時序方案和集成電路上的操作。測試可以在開發和生產期間執行。建立測試用例以徹底測試復雜的集成電路可能會花費大量時間和資源。建立有效的測試代碼是集成電路測試的重要目標。

直接存儲器訪問(DMA)是計算機系統的一項功能，它允許硬件子系統訪問獨立于中央處理單元(CPU)的主系統存儲器。在某些高速系統中，鏈路處理單元用于在芯片之間或芯片的一部分之間互連，以在芯片之間提供DMA，同時確保存儲器一致性。此鏈接處理單元的示例用法是將CPU芯片連接到圖形處理單元(GPU)芯片集群。CPU和GPU集群能夠一致地讀取和寫入彼此的內存。GPU可以使用非緩存(DMA)讀寫來在GPU內存和CPU內存之間進行高帶寬數據移動。

發明內容

一種電路和方法在諸如鏈路處理單元的集成電路中提供有效的壓力測試地址轉換。隨機DMA模式(RDM)電路提供隨機輸入，以索引到轉換驗證表(TVT)中，該轉換驗證表用于生成實存儲器地址。在示出的示例中，到表中的輸入通常是與連接到系統的特定總線代理相對應的可分區端點號(PE#)。RDM電路允許測試TVT的所有條目，從而測試所有DMA模式，而不管鏈路處理單元連接了什么總線代理。RDM電路可以使用多路復用器在運行時輸入和由隨機位發生器提供的隨機測試輸入之間進行選擇。當鏈接處理單元處于測試模式時，會置位模式選擇位以選擇隨機測試輸入。

如附圖所示，根據以下更具體的描述，前述和其他特征和優點將變得顯而易見。

附圖說明

將結合附圖描述本公開，其中相同的標號表示相同的元件，并且：

圖1是具有鏈接處理單元的系統的框圖，該鏈接處理單元具有用于在集成電路上有效測試DMA地址轉換的隨機DMA模式電路；

圖2是具有用于有效測試DMA地址轉換的隨機DMA模式電路的鏈路處理單元的框圖；

圖3是圖2所示的ATS塊的一部分的簡化框圖，以及用于有效測試DMA地址轉換的隨機DMA模式電路的具體例子；

圖4是圖1-3所示的隨機DMA模式(RDM)電路的一種實現方式的簡化框圖；

圖5是用于在集成電路上有效測試DMA地址轉換的方法的流程圖；以及

圖6是用于圖5中的步驟520的特定方法的流程圖。

具體實施方式

本公開和權利要求涉及一種用于在諸如鏈路處理單元之類的集成電路中對地址轉換進行有效壓力測試的電路和方法。隨機DMA模式(RDM)電路提供隨機輸入，以索引到轉換驗證表(TVT)中，該轉換驗證表用于生成實存儲器地址。在示出的示例中，表中的輸入通常是與連接到系統的特定總線代理相對應的可分區端點號(PE#)。RDM電路允許測試TVT的所有條目，從而測試所有DMA模式，而不管鏈路處理單元連接了什么總線代理。RDM電路可以使用多路復用器在運行時輸入和由隨機位發生器提供的隨機測試輸入之間進行選擇。當鏈接處理單元處于測試模式時，會置位模式選擇位以選擇隨機測試輸入。