[發(fā)明專利]用于執(zhí)行具有多位輸入矢量的矩陣計(jì)算的多級(jí)單元(MLC)非易失性(NV)存儲(chǔ)器(NVM)矩陣電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201880045785.0
• 申請(qǐng)日: 2018-06-22
• 公開（公告）號(hào): CN110914906B
• 公開（公告）日: 2021-02-05
• 發(fā)明（設(shè)計(jì)）人: 李夏;康相赫;W-C·陳
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G11C11/54
• 分類號(hào): G11C11/54;G11C5/02;G11C5/06;G11C7/10;G11C7/18;G11C8/14;G11C16/04;G06N3/063;H03K19/17736;H01L27/108;H01L29/792
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;傅遠(yuǎn)

1.一種多級(jí)單元MLC非易失性NV存儲(chǔ)器NVM矩陣電路，包括：多個(gè)字線，被配置為接收由所述多個(gè)字線中的每個(gè)字線上的輸入電壓表示的多位輸入矢量；多個(gè)位線，所述多個(gè)位線中的每個(gè)位線被配置為接收對(duì)應(yīng)的線電壓；多個(gè)源極線；以及多個(gè)NVM存儲(chǔ)串電路，所述多個(gè)NVM存儲(chǔ)串電路中的每個(gè)NVM存儲(chǔ)串電路被配置為電耦合在所述多個(gè)位線中的對(duì)應(yīng)位線與所述多個(gè)源極線中的對(duì)應(yīng)源極線之間，所述多個(gè)源極線中的每個(gè)源極線包括多個(gè)MLCNVM存儲(chǔ)電路；以及所述多個(gè)MLC NVM存儲(chǔ)電路中的每個(gè)MLC NVM存儲(chǔ)電路包括多個(gè)NVM位單元電路，所述多個(gè)NVM位單元電路中的每個(gè)NVM位單元電路被配置為存儲(chǔ)對(duì)應(yīng)的所述MLCNVM存儲(chǔ)電路的相應(yīng)存儲(chǔ)器狀態(tài)；相應(yīng)MLC NVM存儲(chǔ)電路中的所述多個(gè)NVM位單元電路中的每個(gè)NVM位單元電路具有表示存儲(chǔ)的存儲(chǔ)器狀態(tài)的電阻，并且包括：柵極節(jié)點(diǎn)，耦合到所述多個(gè)字線中的對(duì)應(yīng)字線；以及每個(gè)NVM位單元電路被配置為響應(yīng)于施加到耦合到所述柵極節(jié)點(diǎn)的所述對(duì)應(yīng)字線的所述輸入電壓而將所述NVM位單元電路的電阻耦合到所述多個(gè)源極線中耦合到所述NVM位單元電路的相應(yīng)MLC NVM存儲(chǔ)電路的源極線；

多個(gè)存取晶體管，所述多個(gè)存取晶體管中的每個(gè)存取晶體管耦合到所述多個(gè)位線中的對(duì)應(yīng)位線和所述多個(gè)NVM存儲(chǔ)串電路中耦合到與所述位線相對(duì)應(yīng)的所述源極線的對(duì)應(yīng)NVM存儲(chǔ)串電路；所述多個(gè)存取晶體管中的每個(gè)存取晶體管包括耦合到存取線的存取柵極節(jié)點(diǎn)；以及所述多個(gè)存取晶體管中的每個(gè)存取晶體管被配置為響應(yīng)于施加到所述存取柵極節(jié)點(diǎn)的存取電壓而將所述對(duì)應(yīng)位線電耦合到所述對(duì)應(yīng)NVM存儲(chǔ)串電路；

多個(gè)第二存取晶體管，所述多個(gè)第二存取晶體管中的每個(gè)第二存取晶體管耦合到所述多個(gè)源極線中的對(duì)應(yīng)源極線和所述多個(gè)NVM存儲(chǔ)串電路中的對(duì)應(yīng)NVM存儲(chǔ)串電路；所述多個(gè)第二存取晶體管中的每個(gè)第二存取晶體管包括耦合到第二存取線的第二存取柵極節(jié)點(diǎn)；以及所述多個(gè)第二存取晶體管中的每個(gè)第二存取晶體管被配置為響應(yīng)于施加到所述第二存取柵極節(jié)點(diǎn)的輸入電壓而將所述對(duì)應(yīng)源極線電耦合到所述對(duì)應(yīng)NVM存儲(chǔ)串電路。

2.根據(jù)權(quán)利要求1所述的MLC NVM矩陣電路，其中所述多個(gè)字線均沒有交叉連接到所述多個(gè)位線中的任何位線。

3.根據(jù)權(quán)利要求1所述的MLC NVM矩陣電路，其中相應(yīng)NVM存儲(chǔ)串電路的每個(gè)MLC NVM存儲(chǔ)電路的所述電阻耦合到相應(yīng)源極線以形成多位數(shù)據(jù)矢量。

4.根據(jù)權(quán)利要求1所述的MLC NVM矩陣電路，其中所述多個(gè)MLC NVM存儲(chǔ)電路中的每個(gè)MLC NVM存儲(chǔ)電路中的所述多個(gè)NVM位單元電路中的每個(gè)NVM位單元電路還包括被配置為響應(yīng)于施加到耦合到所述柵極節(jié)點(diǎn)的所述對(duì)應(yīng)字線的所述輸入電壓而電耦合到所述源極線以將每個(gè)NVM位單元電路的所述電阻耦合到所述源極線的半導(dǎo)體溝道。

5.根據(jù)權(quán)利要求1所述的MLC NVM矩陣電路，其中所述多個(gè)NVM存儲(chǔ)串電路中的NVM存儲(chǔ)串電路被配置為：響應(yīng)于讀取激活電壓被施加到相應(yīng)多個(gè)MLC NVM存儲(chǔ)電路中的所述多個(gè)NVM位單元電路中的每個(gè)NVM位單元電路的所述柵極節(jié)點(diǎn)，基于施加到耦合到所述NVM存儲(chǔ)串電路的所述位線的所述線電壓和由所述NVM存儲(chǔ)串電路的所述多個(gè)MLC NVM存儲(chǔ)電路中的每個(gè)MLC NVM存儲(chǔ)電路施加的電阻，生成流過所述多個(gè)源極線中耦合到所述NVM存儲(chǔ)串電路的源極線流向相應(yīng)輸出節(jié)點(diǎn)的相應(yīng)電流。

6.根據(jù)權(quán)利要求5所述的MLC NVM矩陣電路，其中流過所述源極線的電流的幅度表示耦合到所述源極線的所述MLC NVM存儲(chǔ)電路的數(shù)據(jù)矢量與所述多位輸入矢量的點(diǎn)積乘法。

7.根據(jù)權(quán)利要求1所述的MLC NVM矩陣電路，其中所述多個(gè)NVM存儲(chǔ)串電路中的每個(gè)NVM存儲(chǔ)串電路被配置為：響應(yīng)于讀取激活電壓被施加到相應(yīng)多個(gè)MLC NVM存儲(chǔ)電路中的所述多個(gè)NVM位單元電路中的每個(gè)NVM位單元電路的所述柵極節(jié)點(diǎn)，基于施加到耦合到所述NVM存儲(chǔ)串電路的所述位線的所述線電壓和由所述NVM存儲(chǔ)串電路的所述多個(gè)MLC NVM存儲(chǔ)電路中的每個(gè)MLC NVM存儲(chǔ)電路施加的所述電阻，生成流過所述多個(gè)源極線中耦合到所述NVM存儲(chǔ)串電路的源極線流向相應(yīng)輸出節(jié)點(diǎn)的相應(yīng)電流。