[發(fā)明專利]接口組件

有效

• 申請(qǐng)?zhí)枺?/td>: 201880044853.1
• 申請(qǐng)日: 2018-06-25
• 公開（公告）號(hào): CN110869903B
• 公開（公告）日: 2023-09-15
• 發(fā)明（設(shè)計(jì)）人: M·D·羅利;P·R·卡斯特羅
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06;G06F13/16
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

1.一種存儲(chǔ)設(shè)備，其包括：

控制器(215、315)，其經(jīng)配置以耦合到主機(jī)；

第一接口組件(225-1…225-N、325-1…325-K)，其經(jīng)耦合到所述控制器(215、315)及第一存儲(chǔ)器裝置(230-1…230-M、330-1...330-M)；及

第二接口組件(225-1…225-N、325-1…325-K)，其經(jīng)耦合到第二存儲(chǔ)器裝置(230-1到230-M)且與所述第一接口組件(225-1…225-N、325-1…325-K)串聯(lián)耦合；

其中所述第一接口組件(225-1…225-N、325-1…325-K)經(jīng)配置以：

從所述控制器(215、315)接收包；

確定所述包是否旨在用于所述第一接口組件(225-1…225-N、325-1…325-K)；及

響應(yīng)于確定所述包并非旨在用于所述第一接口組件(225-1…225-N、325-1…325-K)而將所述包發(fā)送到所述第二接口組件(225-1…225-N、325-1…325-K)；

其中所述第二接口組件(225-1…225-N、325-1…325-K)經(jīng)配置以：

接收從所述第一接口組件(225-1…225-N、325-1…325-K)發(fā)送的所述包；及

解包所述包；

其中所述第一接口組件及所述第二接口組件中的每一者進(jìn)一步包括耦合到第二控制器(250)的存儲(chǔ)器管理引擎(270)、損耗均衡引擎(272)及錯(cuò)誤校正引擎(274)中的至少一者。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件(225-1…225-N、325-1…325-K)包括：

耦合到所述控制器(215、315)的第一接口(252、352、362)及耦合到所述第一存儲(chǔ)器裝置(230-1…230-M、330-1…330-M)的第二接口(252、352、362)；及

接口控制器(254、258、354)，其與所述第一接口(252、352、362)相關(guān)聯(lián)。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件(225-1…225-N、325-1…325-K)包括包化器/解包器(264)及經(jīng)配置以控制所述包化器/解包器(264)的所述第二控制器(250)。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件及所述第二接口組件(225-1…225-N、325-1…325-K)是專用集成電路ASIC。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件(225-1…225-N、325-1…325-K)經(jīng)配置以串行化到所述控制器的輸出且解串行化來自所述控制器(215、315)的輸入。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件(225-1…225-N、325-1…325-K)經(jīng)配置以包化來自所述第一存儲(chǔ)器裝置(230-1…230-M、330-1…330-M)的輸入且將經(jīng)包化的所述輸入發(fā)送到所述控制器(215、315)。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中所述第一接口組件(225-1…225-N、325-1…325-K)經(jīng)配置以響應(yīng)于確定所述包旨在用于所述第一接口組件(225-1…225-N、325-1…325-K)而解包來自所述控制器(215、315)的輸入且從經(jīng)解包的所述輸入確定要對(duì)所述第一存儲(chǔ)器裝置(230-1…230-M、330-1…330-M)執(zhí)行的操作。