[發明專利]VFET架構內的超長溝道器件

有效

• 申請號: 201880033250.1
• 申請日: 2018-05-10
• 公開（公告）號: CN110637367B
• 公開（公告）日: 2023-04-04
• 發明（設計）人: M·波爾格恩達赫爾;E·迷爾樂爾;F·L·利爾;S·特涵;程慷果;J·R·斯普瑞爾;G·卡爾維
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 邊海梅

實施例針對具有超長溝道的垂直場效應晶體管(VFET)的方法和所得結構。在襯底上形成一對半導體鰭片。在襯底上的半導體鰭之間形成半導體柱。在所有半導體鰭下方和部分半導體柱下方延伸的區域摻雜。在半導體鰭片的溝道區域和半導體柱上方形成導電柵極。當柵極被激活時，半導體柱的表面用作擴展的溝道。

技術領域

本發明一般涉及用于半導體器件的制造方法和所得結構。更具體地，本發明涉及垂直FET(VFET)架構內的超長溝道器件。“超級”長溝道器件的溝道長度大于垂直鰭片高度。

背景技術

在當代半導體器件制造工藝中，在單個晶片上制造大量半導體器件，例如場效應晶體管(FET)。一些非平面晶體管架構，例如垂直場效應晶體管(VFET)，采用可以在有源極區域域外接觸的半導體鰭片和側柵極，導致器件密度增加并且相對于橫向器件具有一些增加的性能。在VFET中，漏極電流源在垂直于襯底主表面的方向上流動。例如，在已知的VFET配置中，主襯底表面是水平的，并且垂直鰭片或納米線從襯底表面向上延伸。鰭片或納米線形成晶體管的溝道區域。源極區域和漏極區域與溝道區域的頂端和底端電接觸，而柵極設置在鰭片或納米線側壁中的一個或多個上。

一些非平面晶體管器件架構，例如VFET，采用可在有源極區域域外接觸的半導體鰭片和側柵極，導致橫向器件上的器件密度增加。然而，在將VFET縮放到10nm節點之外存在挑戰。例如，VFET架構的垂直特性確保了柵極長度操作除了增加寬度或面積要求之外還影響總層高度。增加總層高度會引起一些不希望的復雜情況，特別是當源極，漏極和柵極觸點各自需要不同的長度以滿足給定的柵極長度時。而且，在傳統的VFET中，超長柵極(即，溝道長度大于受限于垂直鰭片高度的傳統短溝道柵極的溝道長度)的集成受到層平面性要求的限制。因此，傳統的VFET限于相對短的溝道。

因此，本領域需要解決上述問題。

發明內容

從第一方面看，本發明提供一種形成半導體器件的方法，該方法包括：在襯底上形成一對半導體鰭片；在襯底上的半導體鰭片之間形成半導體柱；形成底部摻雜區，該底部摻雜區在所有半導體鰭下面和部分半導體柱下面延伸；在半導體鰭片的溝道區域和半導體柱上方形成導電柵極。

從另一方面來看，本發明提供一種操作半導體器件的方法，該方法包括：提供半導體器件，包括：與襯底上的第二半導體鰭片相鄰的第一半導體鰭片；在襯底上的第一和第二半導體鰭之間形成的半導體柱；在第一和第二半導體鰭片的溝道區域和半導體柱上方形成的導電柵極；在第一半導體鰭片的表面上形成的源極區域；在第二半導體鰭片表面上形成的漏極區域；并且使電流從源極區域通過半導體柱的一部分流到漏極區域。

從另一方面來看，本發明提供一種半導體器件，包括：在襯底上形成的一對半導體鰭片；在襯底上的半導體鰭片之間形成的半導體柱；底部摻雜區域，其在所有半導體鰭片下方和部分半導體柱下方延伸；以及在半導體鰭片的溝道區域域和半導體柱上方形成的導電柵極。

從另一方面來看，本發明提供一種形成半導體器件的方法，該方法包括：在襯底上形成一對半導體鰭片；在襯底上的半導體鰭片之間形成半導體柱，在半導體鰭片的表面下方的半導體柱凹陷半導體柱；形成底部摻雜區，該底部摻雜區在所有半導體鰭下面和部分半導體柱下面延伸；在半導體鰭片的溝道區域和半導體柱上形成導電柵極；在導電柵極與半導體鰭片和半導體柱之間形成厚氧化層；在半導體鰭片的暴露表面上形成源極區域和漏極區域；在導電柵極和半導體柱上形成共用的柵極觸點。

從另一方面來看，本發明提供一種半導體器件，包括：在襯底上形成的第一半導體鰭片；在襯底上形成并與第一半導體鰭片相鄰的第二半導體鰭片；在第一和第二半導體鰭片之間形成的半導體柱；底部摻雜區域，其在所有半導體鰭片下方和部分半導體柱下方延伸；在第一和第二半導體鰭片的溝道區域和半導體柱上方形成的共用導電柵極；在第一半導體鰭片的表面上形成的源極區域；以及在第二半導體鰭片的表面上形成的漏極區域。