[發(fā)明專利]用于減少電路中的晶體管隨機(jī)失配的影響的方法及設(shè)備有效
| 申請?zhí)枺?/td> | 201880032160.0 | 申請日： | 2018-04-06 |
| 公開（公告）號： | CN110637414B | 公開（公告）日： | 2021-04-23 |
| 發(fā)明（設(shè)計）人： | 潘棟;J·D·波特 | 申請（專利權(quán)）人： | 美光科技公司 |
| 主分類號： | H03F3/45 | 分類號： | H03F3/45;H03M1/10 |
| 代理公司： | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人： | 王龍 |
| 地址： | 美國愛*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 減少 電路 中的 晶體管 隨機(jī) 失配 影響 方法 設(shè)備 | ||
包含一對輸入節(jié)點(diǎn)及一對輸出節(jié)點(diǎn)的模擬電路耦合到失配減少電路，所述失配減少電路包含輸入節(jié)點(diǎn)、輸出節(jié)點(diǎn)、對偶數(shù)相位及奇數(shù)相位進(jìn)行定時的相位控制器、輸入開關(guān)及輸出開關(guān)。所述輸入開關(guān)在每一偶數(shù)相位期間將所述失配減少電路輸入節(jié)點(diǎn)電連接到所述對模擬電路輸入節(jié)點(diǎn)中的第一節(jié)點(diǎn)且在每一奇數(shù)相位期間將所述失配減少電路輸入節(jié)點(diǎn)電連接到所述對模擬電路輸入節(jié)點(diǎn)中的第二節(jié)點(diǎn)。所述輸出開關(guān)在每一偶數(shù)相位期間將所述對模擬電路輸出節(jié)點(diǎn)中的第一節(jié)點(diǎn)電連接到所述失配減少電路輸出節(jié)點(diǎn)且在每一奇數(shù)相位期間將所述對模擬電路輸出節(jié)點(diǎn)中的第二節(jié)點(diǎn)電連接到所述失配減少電路輸出節(jié)點(diǎn)。
本申請案主張對2017年4月7日提出申請的美國申請案第15/482,020號的優(yōu)先權(quán)權(quán)益，所述美國申請案以其全文引用的方式并入本文中。
技術(shù)領(lǐng)域
本申請案大體上涉及電子電路。
背景技術(shù)
由晶體管隨機(jī)失配導(dǎo)致的隨機(jī)偏移可存在于模擬電路(例如運(yùn)算放大器、比較器、電流鏡、模/數(shù)轉(zhuǎn)換器及數(shù)/模轉(zhuǎn)換器)中。此類偏移可影響電路性能達(dá)到不可接受的水平。用于減少隨機(jī)偏移的實(shí)例為使用電容器來存儲及消除隨機(jī)偏移的自動歸零方法。然而，此方法限制于特定電路中的應(yīng)用，且限制此類電路的速度，這是因?yàn)槊總€操作需要平衡相位。
發(fā)明內(nèi)容
本申請的一個方面涉及一種用于減少電子電路中的晶體管隨機(jī)失配的影響的設(shè)備，其包括：模擬電路，其包含一對模擬電路輸入節(jié)點(diǎn)及一對模擬電路輸出節(jié)點(diǎn)；及失配減少電路，其包含：第一失配減少電路輸入節(jié)點(diǎn)；第一失配減少電路輸出節(jié)點(diǎn)；相位控制器，其經(jīng)配置以對一或多對偶數(shù)相位與奇數(shù)相位進(jìn)行定時；輸入開關(guān)，其耦合到所述相位控制器且經(jīng)配置以在所述一或多對偶數(shù)相位與奇數(shù)相位中的每一偶數(shù)相位期間將所述第一失配減少電路輸入節(jié)點(diǎn)電連接到所述一對模擬電路輸入節(jié)點(diǎn)中的第一節(jié)點(diǎn)并且在所述一或多對偶數(shù)相位與奇數(shù)相位中的每一奇數(shù)相位期間將所述第一失配減少電路輸入節(jié)點(diǎn)電連接到所述一對模擬電路輸入節(jié)點(diǎn)中的第二節(jié)點(diǎn)；輸出開關(guān)，其耦合到所述相位控制器且經(jīng)配置以在所述一或多對偶數(shù)相位與奇數(shù)相位中的每一偶數(shù)相位期間將所述一對模擬電路輸出節(jié)點(diǎn)中的第一節(jié)點(diǎn)電連接到所述第一失配減少電路輸出節(jié)點(diǎn)并且在所述一或多對偶數(shù)相位與奇數(shù)相位中的每一奇數(shù)相位期間將所述一對模擬電路輸出節(jié)點(diǎn)中的第二節(jié)點(diǎn)電連接到所述第一失配減少電路輸出節(jié)點(diǎn)；及輸出電路，所述輸出電路經(jīng)配置以針對所述一或多對偶數(shù)相位與奇數(shù)相位中的每一相位記錄所述第一失配減少電路輸出節(jié)點(diǎn)處的信號且產(chǎn)生平均信號，所述平均信號為針對所述一或多對偶數(shù)相位與奇數(shù)相位所記錄的所述信號的平均值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美光科技公司，未經(jīng)美光科技公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201880032160.0/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
