[發(fā)明專利]用于放大器陣列的電阻性內(nèi)插

有效

• 申請(qǐng)?zhí)枺?/td>: 201880015546.0
• 申請(qǐng)日: 2018-03-05
• 公開（公告）號(hào): CN110383693B
• 公開（公告）日: 2023-07-07
• 發(fā)明（設(shè)計(jì)）人: R·C·塔夫特;A·博德姆
• 申請(qǐng)（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號(hào): H03M1/12
• 分類號(hào): H03M1/12
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 孫尚白

1.一種包含電阻性內(nèi)插器的電路，其包括：

輸入端子，其用于接收輸入值；

放大器陣列，其包含：

具有M個(gè)放大器的放大器級(jí)，其中M≥2，每個(gè)放大器耦合到所述輸入端子以接收所述輸入值；以及

電阻器內(nèi)插器，其被配置成提供內(nèi)插階數(shù)N，其中N≥2，并且包含：

輸入行和至少第二行，每行包括在節(jié)點(diǎn)處串聯(lián)連接的多個(gè)內(nèi)插電阻器，

所述輸入行包含連接到相應(yīng)放大器的M個(gè)驅(qū)動(dòng)節(jié)點(diǎn)、以及在每個(gè)相鄰的驅(qū)動(dòng)節(jié)點(diǎn)中間的N-1個(gè)內(nèi)插節(jié)點(diǎn)，并且

所述輸入行并聯(lián)連接到所述第二行，其中第一行的所述內(nèi)插節(jié)點(diǎn)中的至少一些連接到所述第二行的對(duì)應(yīng)的內(nèi)插節(jié)點(diǎn)；

所述電阻器內(nèi)插器包含至少一個(gè)多行內(nèi)插單元，所述多行內(nèi)插單元包括：

在所述輸入行中，連接到第一內(nèi)插電阻器和第二內(nèi)插電阻器的驅(qū)動(dòng)節(jié)點(diǎn)，所述第一內(nèi)插電阻器和所述第二內(nèi)插電阻器連接在所述驅(qū)動(dòng)節(jié)點(diǎn)和相應(yīng)的相鄰的第一內(nèi)插節(jié)點(diǎn)和第二內(nèi)插節(jié)點(diǎn)之間；

在所述第二行中，連接在相應(yīng)的第三內(nèi)插節(jié)點(diǎn)和第四內(nèi)插節(jié)點(diǎn)與中間第五內(nèi)插節(jié)點(diǎn)之間的第三內(nèi)插電阻器和第四內(nèi)插電阻器；以及

分別連接到所述第二行的所述第三內(nèi)插節(jié)點(diǎn)和所述第四內(nèi)插節(jié)點(diǎn)的所述輸入行的所述第一內(nèi)插節(jié)點(diǎn)和所述第二內(nèi)插節(jié)點(diǎn)。

2.如權(quán)利要求1所述的電路，其中所述輸入行包括M個(gè)內(nèi)插單元，每個(gè)內(nèi)插單元包含所述M個(gè)驅(qū)動(dòng)節(jié)點(diǎn)中的相應(yīng)一個(gè)，使得所述第二行包含零個(gè)驅(qū)動(dòng)節(jié)點(diǎn)。

3.如權(quán)利要求1所述的電路，其中所述輸入行和所述第二行被配置為開環(huán)內(nèi)插，其中所述輸入行和所述第二行中的每個(gè)包含在((M-1)xN)+1個(gè)節(jié)點(diǎn)處串聯(lián)連接的(M-1)xN個(gè)內(nèi)插電阻器。

4.如權(quán)利要求1所述的電路，其中所述輸入行和所述第二行被配置為閉環(huán)內(nèi)插，其中所述輸入行和所述第二行中的每個(gè)包含在M×N個(gè)節(jié)點(diǎn)處串聯(lián)連接的M×N個(gè)內(nèi)插電阻器。

5.如權(quán)利要求1所述的電路，其中所述內(nèi)插電阻器不都具有相同的電阻值。

6.如權(quán)利要求1所述的電路，其中所述輸入值是差分輸入值，所述內(nèi)插電阻器是差分內(nèi)插電阻器，并且所述放大器級(jí)是具有M個(gè)差分放大器或2xM個(gè)單端放大器的差分放大器級(jí)。

7.如權(quán)利要求1所述的電路，還包括多個(gè)級(jí)聯(lián)內(nèi)插級(jí)：

每個(gè)內(nèi)插級(jí)包括所述放大器陣列和所述電阻器內(nèi)插器；

除了最后一個(gè)內(nèi)插級(jí)之外的每個(gè)內(nèi)插級(jí)具有其輸出節(jié)點(diǎn)，所述輸出節(jié)點(diǎn)作為輸入耦合到下一個(gè)內(nèi)插級(jí)的相應(yīng)放大器。

8.如權(quán)利要求1所述的電路，其中放大器的數(shù)量M大于驅(qū)動(dòng)節(jié)點(diǎn)的數(shù)量，并且放大器輸出中的至少一些連接到具有折疊因子的相應(yīng)的驅(qū)動(dòng)節(jié)點(diǎn)，以將多個(gè)放大器耦合到所述驅(qū)動(dòng)節(jié)點(diǎn)。

9.如權(quán)利要求1所述的電路，其中所述電路是模數(shù)轉(zhuǎn)換器即ADC。

10.如權(quán)利要求9所述的電路，其中所述ADC包含至少一個(gè)放大器陣列，所述至少一個(gè)放大器陣列是折疊放大器陣列，其中放大器的數(shù)量M大于驅(qū)動(dòng)節(jié)點(diǎn)的數(shù)量，并且所述放大器輸出中的至少一些連接到具有折疊因子的相應(yīng)的驅(qū)動(dòng)節(jié)點(diǎn)，以將多個(gè)放大器耦合到所述驅(qū)動(dòng)節(jié)點(diǎn)。

11.如權(quán)利要求10所述的電路，其中：

所述放大器陣列被配置為折疊因子為3；并且

所述電阻器內(nèi)插器被配置為內(nèi)插階數(shù)為3。