[發(fā)明專(zhuān)利]使用矩陣乘法加速器(MMA)實(shí)施基本計(jì)算原語(yǔ)

在審

• 申請(qǐng)?zhí)枺?/td>: 201880014494.5
• 申請(qǐng)日: 2018-03-01
• 公開(kāi)（公告）號(hào): CN110352422A
• 公開(kāi)（公告）日: 2019-10-18
• 發(fā)明（設(shè)計(jì)）人: A·J·雷德芬;T·D·安德森;K·車(chē)爾卡;C·羅;Z·余
• 申請(qǐng)（專(zhuān)利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類(lèi)號(hào): G06F17/16
• 分類(lèi)號(hào): G06F17/16
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 袁策

1.一種用于在設(shè)備中執(zhí)行基本計(jì)算原語(yǔ)的方法，所述設(shè)備包括處理器和矩陣乘法加速器即MMA，所述方法包括：

配置被包括在所述設(shè)備中的流式傳輸引擎以從存儲(chǔ)器流式傳輸用于所述基本計(jì)算原語(yǔ)的數(shù)據(jù)；

配置所述MMA以格式化所述數(shù)據(jù)；以及

由所述設(shè)備執(zhí)行所述基本計(jì)算原語(yǔ)。

2.根據(jù)權(quán)利要求1所述的方法，其中執(zhí)行所述基本計(jì)算原語(yǔ)還包括在使用第二被乘數(shù)矩陣緩沖器中的數(shù)據(jù)執(zhí)行矩陣乘法的同時(shí)將數(shù)據(jù)加載到第一被乘數(shù)矩陣緩沖器中，所述第一被乘數(shù)矩陣緩沖器和所述第二被乘數(shù)矩陣緩沖器被包括在所述MMA中。

3.根據(jù)權(quán)利要求1所述的方法，其中配置所述MMA還包括配置所述MMA以偏移被包括在所述MMA中的被乘數(shù)矩陣緩沖器中的加載數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的方法，其中所述數(shù)據(jù)包括矩陣的行，并且其中執(zhí)行所述基本計(jì)算原語(yǔ)還包括將所述數(shù)據(jù)復(fù)制到被包括在所述MMA中的被乘數(shù)矩陣緩沖器中的列。

5.根據(jù)權(quán)利要求1所述的方法，還包括配置所述處理器以將零填充添加到所述MMA的輸出。

6.根據(jù)權(quán)利要求1所述的方法，還包括配置所述處理器以對(duì)所述MMA的輸出執(zhí)行接縫去除。

7.根據(jù)權(quán)利要求1所述的方法，還包括配置所述處理器以根據(jù)指定步幅對(duì)所述MMA的輸出執(zhí)行列子采樣。

8.根據(jù)權(quán)利要求1所述的方法，其中配置所述流式傳輸引擎還包括配置所述流式傳輸引擎以將多個(gè)特征映射的數(shù)據(jù)瓦片式拼接為濾波矩陣。

9.根據(jù)權(quán)利要求8所述的方法，其中選擇數(shù)據(jù)瓦片的大小，使得在所述MMA的所述輸出中不存在接縫。

10.根據(jù)權(quán)利要求8所述的方法，其中選擇數(shù)據(jù)瓦片的大小，使得接縫始終在所述MMA的所述輸出中的相同位置。

11.根據(jù)權(quán)利要求1所述的方法，其中所述數(shù)據(jù)包括復(fù)數(shù)，其中所述復(fù)數(shù)的實(shí)部和虛部被交錯(cuò)存儲(chǔ)在所述存儲(chǔ)器中，并且所述方法還包括配置所述處理器以將每個(gè)復(fù)數(shù)分成所述實(shí)部和所述虛部，以用于加載到所述MMA中。

12.根據(jù)權(quán)利要求1所述的方法，其中所述基本計(jì)算原語(yǔ)為快速傅里葉變換即FFT，并且執(zhí)行所述基本計(jì)算原語(yǔ)還包括：

將離散傅里葉變換矩陣即DFT矩陣加載到被包括在所述MMA中的乘數(shù)矩陣緩沖器中，并將數(shù)據(jù)矩陣加載到被包括在所述MMA中的被乘數(shù)矩陣緩沖器中，以對(duì)所述數(shù)據(jù)矩陣的列執(zhí)行所述FFT；以及

將所述數(shù)據(jù)矩陣加載到所述乘數(shù)矩陣緩沖器中并且將所述DFT矩陣加載到被乘數(shù)矩陣緩沖器中，以對(duì)所述數(shù)據(jù)矩陣的行執(zhí)行所述FFT。

13.根據(jù)權(quán)利要求1所述的方法，其中所述數(shù)據(jù)包括長(zhǎng)度大于被包括在所述MMA中的被乘數(shù)矩陣緩沖器的寬度的濾波器，并且所述濾波器被分解成多個(gè)較小濾波器，其中所述較小濾波器的大小被挑選為在最大化所述MMA的所述吞吐量和最小化較小濾波器的總數(shù)之間的折衷。

14.一種設(shè)備，其包括：存儲(chǔ)器；

處理器，其耦合到所述存儲(chǔ)器；以及

矩陣乘法加速器即MMA，其耦合到所述處理器，所述MMA包括乘數(shù)緩沖器和第一被乘數(shù)緩沖器，

其中所述設(shè)備可操作以：配置被包括在所述設(shè)備中的流式傳輸引擎，以從所述存儲(chǔ)器流式傳輸用于基本計(jì)算原語(yǔ)的數(shù)據(jù)；配置所述MMA以格式化所述數(shù)據(jù)；以及執(zhí)行所述基本計(jì)算原語(yǔ)。

15.根據(jù)權(quán)利要求14所述的設(shè)備，其中所述設(shè)備還可操作以執(zhí)行所述基本計(jì)算原語(yǔ)，其中在使用被包括在所述MMA中的第二被乘數(shù)矩陣緩沖器中的數(shù)據(jù)執(zhí)行矩陣乘法的同時(shí)將數(shù)據(jù)加載到所述第一被乘數(shù)矩陣緩沖器中。