[發明專利]集成電路封裝中的信號路由

有效

• 申請號: 201880004566.8
• 申請日: 2018-10-02
• 公開（公告）號: CN110088896B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 金鎮永;吳忠華
• 申請（專利權）人: 谷歌有限責任公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/50;H01L23/538
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李佳;周亞榮

1.一種用于耦合到集成電路的襯底，所述襯底包括：

多個層，所述多個層中的每個層在所述襯底的特定區域中具有與電源和接地相對應的區域的重復圖案，所述多個層包括(i)頂層，所述頂層在所述特定區域中具有用于耦合到集成電路的電源觸點和接地觸點，以及(ii)底層，所述底層在所述特定區域中具有用于耦合到另一個裝置的電源觸點和接地觸點；以及

其中，所述多個層中的至少一個層具有信號跡線的重復圖案，所述信號跡線沿著與所述至少一個層中的接地相對應的區域延伸并位于與所述至少一個層中的接地相對應的區域之間。

2.根據權利要求1所述的襯底，其中，所述襯底是倒裝芯片球柵格陣列(FCBGA)襯底，并且其中，所述底層上的所述電源觸點和接地觸點是球柵格陣列(BGA)焊球。

3.根據權利要求1所述的襯底，其中，與電源和接地相對應的區域的所述重復圖案在直接位于彼此之上的所述多個層的每個層中被布置有用于電源的區域。

4.根據權利要求1所述的襯底，其中，所述頂層包括在重復圖案中布置的信號跡線，所述信號跡線沿著所述接地觸點延伸并位于所述接地觸點之間，用于耦合到所述集成電路。

5.根據權利要求4所述的襯底，其中，所述信號跡線被布置成多個信號跡線組，每個信號跡線組包括多個信號跡線，其中，每個信號跡線組具有從所述特定區域的一側到所述特定區域的相反側的范圍，并且其中，沿著跨越所述特定區域的信號跡線的整個范圍，與所述頂層的電源觸點相比，每個信號跡線組更靠近所述頂層的接地觸點。

6.根據權利要求4所述的襯底，其中，所述多個層包括直接位于所述頂層下方的中間層，其中，所述中間層包括耦合到所述頂層的接地觸點的金屬接地區域，其中，所述金屬接地區域直接位于所述信號跡線下方并沿著所述信號跡線延伸。

7.根據權利要求1所述的襯底，其中，所述多個層包括在所述頂層與所述底層之間的中間層，其中，所述中間層包括交替金屬區域，所述交替金屬區域相應地耦合到所述頂層的所述接地觸點和所述頂層的所述電源觸點的組。

8.根據權利要求1所述的襯底，其中，與電源和接地相對應的區域的所述重復圖案是交替電源條帶和接地條帶，其中，所述信號跡線位于所述接地條帶中；

其中，所述電源條帶在所述多個層的每個層中對齊，且所述接地條帶在所述多個層的每個層中對齊。

9.根據權利要求1所述的襯底，其中，所述頂層包括觸點的柵格，所述觸點的柵格包括所述電源觸點和接地觸點的行的重復圖案，其中，所述柵格包括多個去填充的行，所述去填充的行不包括觸點，其中，所述信號跡線沿著所述去填充的行延伸。

10.根據權利要求1所述的襯底，其中，所述信號跡線每個被放置在所述底層的接地觸點上方并且被對齊以沿著所述底層的接地觸點延伸。

11.根據權利要求1所述的襯底，其中，所述多個層中的兩個或更多個層包括跨越所述特定區域的信號跡線。

12.根據權利要求11所述的襯底，其中，所述兩個或更多個層的信號跡線被布置為使得所述層中的一個層的信號跡線被布置在所述層中的另一個層的信號跡線上方，并且其中，所述多個層包括中間層，所述中間層具有位于所述兩個或更多個層的信號跡線之間的接地區域。

13.根據權利要求1所述的襯底，其中，所述至少一個層的信號跡線的所述重復圖案包括延伸跨越所述特定區域的信號跡線。