[發明專利]鐵電存儲集成電路及其操作方法和制備方法

有效

• 申請號: 201880003413.1
• 申請日: 2018-02-28
• 公開（公告）號: CN109791785B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 江安全;張巖;白子龍
• 申請（專利權）人: 復旦大學
• 主分類號: G11C11/22
• 分類號: G11C11/22;H10B53/00
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 唐立;劉春元

本發明屬于鐵電存儲技術領域，本發明提供的鐵電存儲集成電路，包括：鐵電存儲器陣列，其具有在鐵電單晶層上形成的存儲單元陣列；其中，所述鐵電存儲器陣列的每個鐵電存儲器單元主要由存儲單元陣列中的一個存儲單元形成、或者主要由存儲單元陣列中的一個存儲單元以及該存儲單元電連接的形成于所述硅基讀寫電路的硅基上的一個晶體管形成。

技術領域

本發明屬于鐵電存儲技術領域，涉及基于電疇壁導電的鐵電存儲器陣列、鐵電存儲集成電路及其操作方法和制備方法。尤其涉及交叉棒（Crossbar）結構和一個開關晶體管和一個鐵電存儲器單元（1T1R）結構的鐵電存儲集成電路設計及其制造方法。

背景技術

傳統的鐵電存儲器是利用鐵電材料能夠保持極化狀態來非揮發性地存儲信息。當對鐵電電容器（C）施加一個足夠大的電壓時，鐵電電容器的極化方向與電壓方向一致，撤銷電壓后，鐵電電容器的極化方向保持不變；當對電容器施加反向足夠大電壓時，電容器的極化方向反轉，撤銷電壓后，其極化方向保持不變。這樣，根據鐵電電容器的極化方向不同存儲布爾邏輯量“1”或者“0”。

此類鐵電電容器具有高剩余極化、良好的矯頑場、高抗疲勞性和低漏電流等優點，早在20世紀50年代已開始用于鐵電存儲集成電路，參見1959年公布的J.R. Anderson等的美國專利US2876,436。此后，鐵電存儲技術領域主要致力于對存儲單元結構和讀寫電路的改善，例如，1989年公布的S.Sheffield Eaton, Jr等的美國專利US4873,664，1989年公布的Kenneth J. Mobely等的美國專利US4888,733，1996年公布的L.D. McMillan等的美國專利US5523,964，1998年公布的D.R. Wilson等的美國專利US5572,459，2010年公布的X.H.Du等的美國專利US7652,909B2，它們涉及2T2C、1T1C、參考電路和尋址電路等。但是，在讀電路原理上大體是相同的，主要是讀取鐵電電容器C中的電荷。

然而，隨著鐵電電容器C的尺寸的逐年減小，可讀取的電荷量也在減少，這對電荷檢測電路的要求很高，進而增加了電路的讀寫時間和復雜度，不利于集成度的提高。并且，每次讀取都會破壞性的讀出電容器中的電荷量，需要重新寫入電荷，增加了電路的讀寫時間。

1998年公布的J. Moon等的美國專利US5744,374中，采用了金屬-鐵電-絕緣-半導體場效應晶體管結構（MFIS FET），此結構簡單，只有一個晶體管T，并且與當前的CMOS工藝完全兼容，可以簡化讀寫電路，并且，非破壞性的讀取信息。但是，對柵極上的鐵電單晶薄膜層及其界面質量要求非常高，這非常不利于尺寸的減小和成品率的提高。

近年來，鐵電材料中的疇壁導電引起了學術界的廣泛興趣（例如參見Seidel J,Martin L W, He Q, et al. Conduction at domain walls in oxide multiferroics.Nature materials, 2009, 8(3): 229.）。本申請的發明人已經提出了基于疇壁導電的鐵電存儲器件（參見中國專利申請號CN201510036526.X、CN201510036586.1、CN201610098138.9和美國專利公開號US9685,216B2的專利）。

發明內容

按照本發明的第一方面，提供一種鐵電存儲集成電路，包括：

鐵電存儲器陣列，其具有在鐵電單晶層上形成的存儲單元陣列；和

硅基讀寫電路；

其中，所述存儲單元陣列中的每個存儲單元相應地設置有第一電極和第二電極，所述鐵電單晶層的電疇的極化方向基本不平行所述鐵電單晶層的法線方向，在所述第一電極和第二電極之間施加電信號時，能夠使大致位于所述第一電極和第二電極之間的用于形成所述存儲單元的鐵電單晶層的電疇發生反轉，從而能夠建立連接所述第一電極和第二電極的疇壁導電通道；