[發明專利]具有重疊參考電壓范圍的逐次逼近寄存器（SAR）模數轉換器（ADC）

有效

• 申請號: 201880003269.1
• 申請日: 2018-11-23
• 公開（公告）號: CN109644003B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 穆罕默德·阿布迪納;阿里·法里德;哈桑·奧薩馬·埃爾溫;艾哈邁德·埃米拉
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 范華英;毛威

1.一種逐次逼近寄存器SAR模數轉換器ADC，包括：

SAR邏輯電路，被配置為生成數字輸入字；

DAC，被配置為接收所述數字輸入字和模擬輸入，并基于所述模擬輸入和所述數字輸入字生成第一信號；以及

比較器，包括：

第一輸入端，被配置為接收所述第一信號，以及

第二輸入端，被配置為接收第二信號，

其中，所述比較器被配置為基于所述第一信號和所述第二信號生成比較器輸出，其中，所述比較器輸出具有與所述第一信號和所述第二信號之間的差的表示對應的值，

其中，在第一時間段期間，所述第二信號等于參考信號，所述第一信號等于所述模擬輸入，并且所述比較器被配置為基于所述第一時間段的所述第一信號和所述第二信號生成第一比較器輸出，

其中，在第二時間段期間，所述第二信號等于所述參考信號，所述第一信號等于所述模擬輸入加上預定信號，并且所述比較器被配置為基于所述第二時間段的所述第一信號和所述第二信號生成第二比較器輸出，

其中，所述SAR邏輯電路還被配置為接收所述第一比較器輸出和所述第二比較器輸出，并基于所述第一比較器輸出和所述第二比較器輸出生成所述DAC的所述數字輸入字。

2.根據權利要求1所述的SAR ADC，其中，所述SAR邏輯電路被配置為基于所述第一比較器輸出，確定數字輸出字的最高有效位MSB。

3.根據權利要求1所述的SAR ADC，其中，所述SAR邏輯電路被配置為基于所述第一比較器輸出和所述第二比較器輸出，生成所述模擬輸入的數字表示。

4.根據權利要求1所述的SAR ADC，

其中，在第三時間段期間，所述第二信號等于所述參考信號，并且所述第一信號等于所述模擬輸入加上預定信號加上階躍，

其中，所述階躍的表示是基于所述第二比較器輸出由所述SAR邏輯電路確定的，以及

其中，所述比較器被配置為基于所述第三時間段的所述第一信號和所述第二信號生成第三比較器輸出。

5.根據權利要求4所述的SAR ADC，其中，所述SAR邏輯電路被配置為基于所述第一比較器輸出、所述第二比較器輸出以及所述第三比較器輸出，生成所述模擬輸入的數字表示。

6.根據權利要求1所述的SAR ADC，其中，所述DAC包括多個電容器以及多個開關，其中，每個開關連接到所述電容器中的一個特定電容器，且選擇性地連接到接地電壓或參考電壓，并且被配置為選擇性地將所述特定電容器連接到所述接地電壓或所述參考電壓。

7.根據權利要求6所述的SAR ADC，其中，在所述第二時間段期間，所述SAR邏輯電路被配置為使所述DAC生成所述第一信號，使得所述第一信號等于所述模擬輸入的電壓加上預定電壓，其中，響應于指示所述模擬輸入小于所述參考信號的所述第一比較器輸出，在生成所述第一信號的同時，所述DAC的一個或多個開關從連接到所述接地電壓切換到連接到所述參考電壓。

8.根據權利要求7所述的SAR ADC，其中，所述一個或多個開關對應于所述DAC的特定電容器，所述DAC的特定電容器，響應于所述一個或多個開關被切換，使得所述第一信號的電壓增加了所述預定電壓。

9.根據權利要求6所述的SAR ADC，其中，在所述第二時間段期間，所述SAR邏輯電路被配置為使所述DAC生成所述第一信號，使得所述第一信號等于所述模擬輸入的電壓減去預定電壓，其中，響應于指示所述模擬輸入大于所述參考信號的所述第一比較器輸出，在生成所述第一信號的同時，所述DAC的一個或多個開關從連接到所述參考電壓切換到連接到所述接地電壓。

10.根據權利要求9所述的SAR ADC，其中，所述一個或多個開關對應于所述DAC的特定電容器，所述DAC的特定電容器，響應于所述一個或多個開關被切換，使得所述第一信號的電壓降低了所述預定電壓。