[發明專利]功率放大器及平衡數字輸出信號的上升和下降時間的方法

有效

• 申請號: 201880001851.4
• 申請日: 2018-08-10
• 公開（公告）號: CN109314491B
• 公開（公告）日: 2022-08-16
• 發明（設計）人: 賈納肯·西瓦蘇布拉馬尼亞姆;拉米·哈提卜
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F3/217
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 鄭樂;臧建明

一種開關模式功率放大器，包括：驅動電路，具有用于接收射頻(RF)信號的輸入、用于輸出數字輸出信號的輸出、以及用于接收偏置信號的偏置端口；以及偏置電路，具有耦合到所述驅動電路的所述輸出以用于接收數字輸出信號的第一輸入、耦合到驅動電路的所述輸入以用于接收所述RF信號的第二輸入、以及耦合到所述驅動電路的所述偏置端口以用于向所述驅動電路提供所述偏置信號的輸出。

技術領域

本發明涉及開關模式功率放大器，其在許多方面類似于D類功率放大器的操作和架構。

背景技術

存在多種功率放大器，其可分為兩類：經典的、非開關放大器，如A類、B類、AB類、C類，以及開關模式放大器，如D類、E類和F類。非開關放大器具有對于特定的預定導通角在線性區域中工作的有源元件，并產生與輸入信號或輸入信號的一部分成比例的經放大的輸出信號。因為導通角的相對大部分位于晶體管的線性區域中從而導致了功率耗散，因此非開關放大器具有相對低的功率附加效率(PAE,power-added efficiency)，而開關放大器可以實現100％的理論效率。由于便攜式和可穿戴電子設備已經普及，對更小、更輕和更節能的電子設備的需求也增加了。降低開關模式放大器中晶體管功率耗散所需的快速轉換(方波)也會導致信號諧波中出現高頻內容。諧波可能超過標準監管機構(如美國聯邦通信委員會(FCC,Federal Communications Commission)或ETSI)設定的帶外雜散發射極限。

圖1A是理想的D類放大器100的框圖。D類放大器包括級聯連接的反相放大級101、102和103。射頻(RF)輸入信號RFin是具有50％占空比的方波。50％占空比是指在每個周期的一半期間具有高電壓(“1”)并且在其余占空比期間具有低電壓(“0”)的方波形。圖1B是圖1A的功能等效電路。每個反相放大級包括串聯連接在電源VDD和地之間的p-通道金屬氧化物半導體(PMOS,p-channel metal oxide semiconductor)設備和n-通道金屬氧化物半導體(NMOS,n-channel metal oxide semiconductor)設備。理想的D類放大器100通過在完全接通和完全斷開之間切換來操作。當處于完全接通模式時，通過功率晶體管的電流處于最大值，但電壓處于最小值，因此功耗最小。當處于完全斷開模式時，功率晶體管兩端的電壓處于最大值，但電流處于最小值，因此功耗也最小。

圖1C是說明反相放大級中的寄生電容的電路圖。參考圖1C，反相放大級在柵極和地之間具有輸入寄生電容C1(包括PFET柵極到漏極電容、PFET柵極到源極電容、NFET柵極到漏極電容、以及NFET柵極到源極電容)，在PMOS晶體管的源極和漏極之間具有寄生電容C2，在NMOS晶體管的漏極和源極之間具有寄生電容C3。在操作中，反相放大級產生輸出信號RFout并將RFout信號施加到天線以進行傳輸。因為寄生電容C1、C2和C3由于輸入信號并且由于PMOS或NMOS之一“導通”而進行充電，寄生電容導致信號的上升和下降時間延遲。由于上升時間的延遲可能不等于下降時間的延遲，因此可能發生脈沖寬度失真，并且可能在任何實際設計中發生，特別是在工藝和溫度上。

圖1D是示出穿過反相放大級的信號的上升和下降時間的圖。如圖1D所示，由于寄生電容的充電和放電，反相放大級輸出端的信號具有緩慢的上升沿和下降沿，當兩個晶體管導通時，在慢轉換期間消耗相對大的功率。因為PMOS和NMOS晶體管之間的電子遷移率不同，所以沿的上升和下降時間可能不匹配。沿的上升和下降時間的不匹配導致占空比的失真，這導致通常不存在的偶次諧波出現。二次諧波是偶次諧波中最成問題的，并且經常被挑選出來用于強調。

圖2A是示出具有50％占空比的理想方波的圖。圖2B是示出由具有50％占空比的理想方波產生的諧波的圖。如圖2B所示，奇次諧波，即三次諧波H3、五次諧波H5和七次諧波H7超過FCC發射極限。解決諧波發射問題的一種方法是在放大器的輸出端添加低通濾波器和帶阻(陷波)濾波器，以濾除任何不需要的諧波。圖2C是示出通過具有在三次諧波H3處的陷波(帶通濾波器)的低通濾波器以滿足FCC發射極限的諧波的圖。