[實用新型]芯片封裝結構

有效

• 申請號: 201822239380.0
• 申請日: 2018-12-28
• 公開（公告）號: CN209374443U
• 公開（公告）日: 2019-09-10
• 發明（設計）人: 孫鵬;任玉龍;劉軍;呂書臣
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/528;H01L23/538;H01L23/31;H01L23/60;H01L25/07
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 劉林濤

本實用新型公開了一種芯片封裝結構和封裝方法，包括：底面相對貼合的第一芯片和第二芯片；多個導電柱，分布在第一芯片周圍；引線，連接在第二芯片正面和金屬端子的第一面之間；封裝層，包封第一芯片、第二芯片、引線、導電柱，具有第一表面及與第一表面相對立的第二表面，第一表面暴露第一芯片的正面和導電柱的第二面，第二表面暴露第二芯片正面的預設區域；引出層，設置在封裝層的第一表面上，分別與導電柱的第一面和/或第一芯片的正面電連接。堆疊的芯片之間連接，無需設置基板進行轉接，其中上層芯片通過引線與導電柱將焊盤引出，可以滿足堆疊芯片引腳的扇出，在封裝層上形成暴露第二芯片正面的預設區域，較好的滿足特定芯片的應用。

技術領域

本實用新型涉及半導體封裝技術領域，具體涉及一種芯片封裝結構。

背景技術

隨著半導體工業的發展，出于對更低成本、更高性能、更大集成電路密度的持續需求，疊層封裝(Package on Package，POP)技術已經越來越普及；尤其隨著移動通訊設備的興起，片上系統(SoC)技術與存儲器技術的集成更幾乎成為高端產品的標配。

目前，POP通常采用上下兩層封裝疊加而成，封裝內芯片通過金線鍵合底層封裝體到基板上，同樣的，上層封裝中的芯片通過金線再將兩個封裝層之間的基板鍵合,然后整個封裝成一個整體的封裝體。然而在封裝過程中，上下堆疊的封裝體都需要使用基板，堆疊封裝的整體高度偏高，難以滿足電子產品小型化的需求。

實用新型內容

因此，本實用新型提供一種芯片封裝結構，降低封裝體的翹曲變形。

本實用新型實施例提供了一種芯片封裝結構，至少包括：底面相對貼合的第一芯片和第二芯片；多個金屬端子，分布在所述第一芯片周圍，所述金屬端子的一面與所述第一芯片的正面在同一平面；引線，連接在所述第二芯片正面和金屬端子的另一面之間；封裝層，包封所述第一芯片、第二芯片、引線以及金屬端子，具有第一表面及與所述第一表面相對立的第二表面，所述第一表面與所述金屬端子的一面與所述第一芯片的正面在同一平面；引出層，設置在所述封裝層的第一表面上，分別與所述金屬端子的一面第一芯片的正面電連接。

可選地，所述引出層包括：第一重布線層，所述布線層形成在所述封裝層的第一表面，與所述第一芯片正面和部分金屬端子的一面電連接。過孔。

可選地，所述引出層還包括：介質層，設置在所述布線層的表面，具有多個過孔；第二重布線層，設置在所述介質層表面，通過所述過孔分別與所述第一重布線層、所述金屬端子的一面以及所述第一芯片的正面中的至少之一電連接。

可選地，引出層還包括：引腳，分布在所述第二重布線層上。

可選地，所述封裝層的第一表面暴露所述金屬端子的一面和第一芯片的正面。

可選地，所述封裝層包括塑封層。

可選地，所述第一芯片和所述第二芯片之間包括焊接層、燒結層或粘接層中的任意一種。

本實用新型技術方案，具有如下優點：

相比于現有技術中的芯片封裝結構，堆疊的芯片之間連接，無需設置基板進行轉接，其中上層芯片通過引線與導電柱將焊盤引出，可以滿足堆疊芯片引腳的扇出，另外，在封裝層上形成暴露第二芯片正面的預設區域，可以較好的滿足特定芯片的應用。

附圖說明

為了更清楚地說明本實用新型具體實施方式或現有技術中的技術方案，下面將對具體實施方式或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施方式，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本實用新型實施例提供的芯片裝結構截面示例的結構圖；

圖2～圖13為本實用新型實施例提供的芯片封裝結構的封裝方法具體示流程圖。