[實用新型]具有輸入失調電壓自調整的靈敏放大器

有效

• 申請號: 201822236118.0
• 申請日: 2018-12-28
• 公開（公告）號: CN209070989U
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 常紅;羅永波;宣志斌;肖培磊
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本實用新型公開一種具有輸入失調電壓自調整的靈敏放大器，屬于集成電路技術領域。該靈敏放大器包括靈敏放大電路和輸入失調自調整控制電路；其中，所述靈敏放大電路帶有校準支路，所述輸入失調自調整控制電路連接所述校準支路；所述輸入失調自調整控制電路根據所述靈敏放大電路的失調信息產生對應的調整控制信號，所述校準支路根據調整控制信號來控制自身的工作狀態，實現對靈敏放大電路在放大過程中兩個內部節點放電速度的平衡，進而降低靈敏放大器的失調電壓。和傳統的靈敏放大器相比，本實用新型提供的具有輸入失調電壓自調整的靈敏放大器能夠實現較低的失調電壓。

技術領域

本實用新型涉及集成電路技術領域，特別涉及一種具有輸入失調電壓自調整的靈敏放大器。

背景技術

由于靈敏放大器具有快速檢測微小的差分信號，并能快速將其放大點的特點，使其能夠成為靜態隨機存儲器（Static Random Access Memory, SRAM）中讀出電路中的一部分。SRAM在進行讀操作時，被選中的存儲單元會對其所在的位線進行放電，利用靈敏放大器來檢測位線上小擺幅的信號，并將其放大成全擺幅的信號，進而讀出存儲單元中的數據。由于靈敏放大器具有快速響應的特點，它大大的提高了SRAM的數據讀取速度。另外，由于采用靈敏放大器，位線上的只需要產生一個小擺幅的信號，降低了位線的擺幅，進而降低了由位線放電所帶來的放電功耗。由此可見，靈敏放大器對SRAM的讀取速度和功耗起著至關重要的作用。

隨著現代工藝技術的不斷發展，器件的尺寸在不斷減小，器件的失配已變成高速低功耗SRAM設計的主要考慮因素。對于靈敏放大器來說，器件的失配會產生輸入失調電壓，若要正確的讀出存儲單元中數據，靈敏放大器檢測的位線電壓差要大于其輸入失調電壓，這制約位線上的最小的電壓差，進而影響到整個SRAM的速度和功耗。因此降低靈敏放大器的輸入失調電壓已成為實現高速低功耗SRAM的關鍵。

實用新型內容

本實用新型的目的在于提供一種具有輸入失調電壓自調整的靈敏放大器，以解決背景技術中出現的問題。

為解決上述技術問題，本實用新型提供一種具有輸入失調電壓自調整的靈敏放大器，包括：

靈敏放大電路，帶有校準支路；

輸入失調自調整控制電路，連接所述校準支路；

所述輸入失調自調整控制電路根據所述靈敏放大電路的失調信息產生對應的調整控制信號，所述校準支路根據調整控制信號來控制自身的工作狀態，校準所述靈敏放大電路兩邊的放電速度。

可選的，所述靈敏放大電路包括PMOS管P0~P5和NMOS管N0~N6；其中，

PMOS管P0~P1和NMOS管N0~N3構成所述靈敏放大電路的主體，PMOS管P0和NMOS管N0的柵端均連接內部節點V2，PMOS管P1和NMOS管N1的柵端均連接內部節點V1，NMOS管N2的柵端連接位線BL，NMOS管N3的柵端連接位線BLB；

NMOS管N4為使能管，其柵端連接控制信號SAE；

所述校準支路由NMOS管N5和NMOS管N6構成，所述NMOS管N5的柵端連接V_CL，所述NMOS管N6的柵端連接V_CR；

PMOS管P2和PMOS管P3均為傳輸管，其柵端均接控制信號SAE；所述PMOS管P2連接位線BL和內部節點V2，所述PMOS管P3連接位線BLB和內部節點V1；

PMOS管P4和PMOS管P5構成預充電路，其柵端均接控制信號PRE；

PMOS管P0~P5的體端均連接至電源電壓VDD，NMOS管N0~N6的體端均接地。

可選的，所述輸入失調自調整控制電路包括PMOS管P6~P9和NMOS管N7~N9；其中，