[實用新型]共享設(shè)備用的實時監(jiān)控模塊

有效

• 申請?zhí)枺?/td>: 201822182132.7
• 申請日: 2018-12-25
• 公開（公告）號: CN209150768U
• 公開（公告）日: 2019-07-23
• 發(fā)明（設(shè)計）人: 顏毛智
• 申請（專利權(quán)）人: 廈門玩電俠科技有限公司
• 主分類號: H02J7/00
• 分類號: H02J7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種共享設(shè)備用的實時監(jiān)控模塊，設(shè)置在共享設(shè)備和待接入設(shè)備之間，其特征在于：其包括電源輸入單元、電源開關(guān)控制單元、多個輸出支路以及對各輸出支路的電壓進行采樣的采樣電路；電源開關(guān)控制單元串接于電源輸入單元的和輸出支路之間，采樣電路串接于電源開關(guān)控制單元和輸出支路之間；

其中，所述電源開關(guān)控制單元包括連接一個輸出支路的第一開關(guān)模塊、連接兩個輸出支路的第二開關(guān)模塊以及連接三個輸出支路的第三開關(guān)模塊。

2.根據(jù)權(quán)利要求1所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第一開關(guān)模塊、第二開關(guān)模塊和第三開關(guān)模塊均采用晶體管IGBT、可控硅SCR、晶閘管IGCT、耐壓型晶閘管IEGT或場效應(yīng)晶體管MOSFET及其跟隨電路實現(xiàn)。

3.根據(jù)權(quán)利要求2所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第一開關(guān)模塊采用場效應(yīng)晶體管MOSFET及其跟隨電路實現(xiàn)，所述第二開關(guān)模塊采用晶體管IGBT及其跟隨電路實現(xiàn)。

4.根據(jù)權(quán)利要求2或3所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第二開關(guān)模塊包括場效應(yīng)晶體管Q1、場效應(yīng)晶體管Q2、三極管Q3、三極管Q4、電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、二極管D1、二極管D2、電容C3以及執(zhí)行單元，場效應(yīng)晶體管Q1的柵極串聯(lián)電阻R2后連接場效應(yīng)晶體管Q2的漏極，場效應(yīng)晶體管Q1的漏極串聯(lián)電阻R1后連接三極管Q3的基極，場效應(yīng)晶體管Q1的源極連接電源輸入單元，穩(wěn)壓管D1連接于場效應(yīng)晶體管Q1的柵極和源極之間；三極管Q3的發(fā)射極接地，三極管Q3的集電極連接至執(zhí)行單元；場效應(yīng)晶體管Q2的柵極一路串聯(lián)電容C3后連接至采樣電路，一路串聯(lián)電阻R6后連接另一采樣電路，一路串聯(lián)R4后接地，一路串聯(lián)電阻R3后連接三極管Q4的集電極，三極管Q4的基極串聯(lián)電阻R5后連接至執(zhí)行單元，三極管Q4的發(fā)射極接地；場效應(yīng)晶體管Q2的柵極的源極接地，穩(wěn)壓管D2連接于場效應(yīng)晶體管Q2的柵極和源極之間。

5.根據(jù)權(quán)利要求4所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述執(zhí)行單元是可控硅或者繼電器。

6.根據(jù)權(quán)利要求5所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第二開關(guān)模塊還包括與二極管D1并聯(lián)鏈接的電容C1。

7.根據(jù)權(quán)利要求5所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第二開關(guān)模塊還包括與二極管D2并聯(lián)連接的電容C2。

8.根據(jù)權(quán)利要求1所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述電源開關(guān)控制單元還包括連接四個輸出支路的第四開關(guān)模塊，第四開關(guān)模塊由邏輯控制芯片及其跟隨電路實現(xiàn)。

9.根據(jù)權(quán)利要求8所述的共享設(shè)備用的實時監(jiān)控模塊，其特征在于：所述第四開關(guān)模塊包括邏輯控制芯片U1、電阻R11、第一電容C11、第二電容C12、第一二極管D11、第二二極管D12、第四電容C14、第三二極管D13、第四二極管D14，邏輯控制芯片U1的OSC_IN/PA1引腳串聯(lián)電阻R11后連接至電源輸入單元，邏輯控制芯片U1的VDD引腳分別連接第一二極管D11的負端、第二二極管D12的負端以及第二電容C12的第一端，第一二極管D11的正端連接第一采樣電路，第二二極管D12的正端連接第二采樣電路，邏輯控制芯片U1的VCAP引腳連接第一電容C11的第一端，第二電容C12的第二端和第一電容C11的第二端接地；邏輯控制芯片U1的VSS引腳分別連接第四電容C14的第一端、第三二極管D13的負端以及第四二極管D14的負端，第三二極管D13的正端連接第三采樣電路，第四二極管D14的正端連接第四采樣電路，第四電容C14的第二端接地。