[實用新型]用于全橋DC/DC變換器同步整流的數字化實現裝置

有效

• 申請號: 201822106427.6
• 申請日: 2018-12-15
• 公開（公告）號: CN209516945U
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 曾敏;張英賢;葉秋金;鄧嘉威;李錦釗
• 申請（專利權）人: 華南理工大學
• 主分類號: H02M3/335
• 分類號: H02M3/335
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 何淑珍;江裕強

本實用新型涉及了一種用于全橋DC/DC變換器同步整流的數字化實現裝置，包括單片機、移相PWM信號芯片、CPLD芯片、驅動器和共源極同步整流驅動電路；所述CPLD芯片的輸入端、移相PWM芯片的輸入端均與單片機連接，所述移相PWM信號芯片與CPLD芯片連接，所述共源極同步整流驅動電路包括高頻變壓器、全橋變換器和次級同步整流管。單片機輸出電流模式信號給CPLD芯片，并通過控制移相PWM信號芯片和CPLD芯片，輸出兩路同步整流驅動波形至驅動器，驅動器控制次級同步整流管的通斷，本實用新型能夠明顯改善由于缺乏精確的驅動時序、整流管開關時間不合理造成的對電路元件的破壞和功率損耗情況，提高電路的工作效率和可靠性。

技術領域

本實用新型涉及同步整流的驅動控制領域，具體的是所述的用于全橋DC/DC變換器同步整流的數字化實現裝置。

背景技術

在全橋DC/DC變換器中，傳統的電壓型自驅動同步整流電路的整流管MOSFET僅僅跟隨變壓器次級方波開通，在沒有次級方波的時間內需要依靠體二極管續流，整流損耗難以降低；采用額外并聯肖特基二極管的方法可以有效緩解上述問題，但是器件成本將進一步升高；采用柵極電荷保持技術或電流型自驅動技術都可以使整流MOSFET在續流時間內保持導通，但是電路復雜度較高，而且驅動時序不夠精確，仍然存在體二極管導通的狀況。

電源在輸出電流緩升、緩降的過程中，或在小負載應用場景下，會進入DCM模式，若仍采用兩同步整流管共同導通續流的控制方法，次級同步整流回路極易產生電流倒灌現象，使變壓器次級產生短路現象，損壞MOSFET模塊。由于電源在全負載范圍內輸出電流存在CCM和DCM模式，需要對次級MOSFET的工作模式進行調節，針對不同的工作模式采用不同的控制方法，以提高電源的可靠性和工作效率。而目前的同步整流方案基本上都采用相同的控制方法，沒有實現最優控制。

實用新型內容

為了解決上述問題，本實用新型提出了一種用于全橋DC/DC(Direct Current/Direct Current，直流/直流)變換器同步整流的數字化實現裝置，包括單片機、移相PWM信號芯片、CPLD 芯片、MOSFET驅動器和共源極同步整流驅動電路；所述移相PWM信號芯片輸出端與CPLD 芯片連接，所述共源極同步整流驅動電路包括高頻變壓器、全橋變換器和次級同步整流管 MOSFET。所述CPLD芯片的輸入端、移相PWM芯片的輸入端均與單片機連接，所述移相 PWM(Pulse Width Modulation，脈沖寬度調制)信號芯片輸出端與CPLD(ComplexProgrammable Logic Device，復雜可編程邏輯器件)芯片連接，所述CPLD芯片與MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化層半導體場效晶體管)驅動器連接。

進一步的，所述單片機一方面直接連接CPLD芯片，單片機通過對輸出電流反饋值序列進行滯回比較判斷，輸出DCM/CCM電流模式信號至CPLD芯片；另一方面，單片機與移相PWM芯片相連，單片機完成數字PID(Proportional Integral Differential，比例積分微分)后通過D/A轉換，輸出電壓到移相PWM芯片以實現移相角調節。

進一步的，所述CPLD芯片輸入端連接移相PWM信號芯片并接收4路移相PWM信號，結合電流模式信號。

進一步的，所述MOSFET驅動器輸入端連接CPLD芯片，輸出端連接次級同步整流管MOSFET柵源極，MOSFET驅動器接收來自CPLD芯片上路或下路同步整流管驅動波形，并經過隔離、整形放大后，輸出高頻方波控制次級同步整流管MOSFET的通斷從而實現 MOSFET驅動器的同步整流功能；上下兩支整流回路的MOSFET驅動器采用共源接法。

進一步的，所述全橋變換器包括超前橋臂和滯后橋臂，其中超前橋臂包括兩個關管，滯后橋臂頁包括兩個開關管；每個開關管反并聯二極管和并聯一個諧振電容。