[實(shí)用新型]一種通用時(shí)序生成裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201822029627.6
• 申請(qǐng)日: 2018-12-04
• 公開（公告）號(hào): CN209055818U
• 公開（公告）日: 2019-07-02
• 發(fā)明（設(shè)計(jì)）人: 謝堂堯
• 申請(qǐng)（專利權(quán)）人: 北京航誠(chéng)達(dá)科技發(fā)展有限公司
• 主分類號(hào): G05B17/02
• 分類號(hào): G05B17/02
• 代理公司: 北京力量專利代理事務(wù)所(特殊普通合伙) 11504
• 代理人: 徐穎超

本實(shí)用新型提供一種通用時(shí)序生成裝置，其特征在于，包括：總線背板，設(shè)置在所述總線背板上的CPU卡、與所述CPU卡電連接的接口裝置。本實(shí)用新型所述的通用時(shí)序生成裝置，可免去大量的FPGA程序編寫、可靠性高、故障率低。

技術(shù)領(lǐng)域

本實(shí)用新型屬于仿真測(cè)試裝置技術(shù)領(lǐng)域，具體涉及一種通用時(shí)序生成裝置。

背景技術(shù)

時(shí)序生成裝置在測(cè)試系統(tǒng)、開發(fā)芯片、集成電路中有著廣泛的應(yīng)用，時(shí)序生成裝置主要由時(shí)鐘源、環(huán)形脈沖發(fā)生器、節(jié)拍脈沖發(fā)生器和讀寫時(shí)序譯碼邏輯、啟停控制邏輯等部分組成。大部分的讀寫時(shí)序譯碼邏輯、啟停控制邏輯通過(guò)FPGA編程實(shí)現(xiàn)，這樣的方式普遍存在以下缺陷：(1)每種時(shí)序都需要單獨(dú)編寫FPGA程序，編程的工作量大；(2)當(dāng)電氣控制單元、地面測(cè)試設(shè)備等變化時(shí)，需要重新編寫FPGA程序，可繼承性差；(3)由于具備有活動(dòng)部件的原因，時(shí)序生成裝置的插卡部件故障率高，因此可靠性差。

鑒于此，目前亟待提出一種可免去大量的FPGA程序編寫、可靠性高、故障率低的通用的時(shí)序生成裝置。

實(shí)用新型內(nèi)容

為此，本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種可免去大量的FPGA程序編寫、可靠性高、故障率低的通用的時(shí)序生成裝置。

本實(shí)用新型的通用時(shí)序生成裝置，包括：總線背板，設(shè)置在所述總線背板上的CPU卡、與所述CPU卡電連接的接口裝置；

所述接口裝置包括FPGA模塊、DSP模塊、接口驅(qū)動(dòng)模塊及信號(hào)接口端；其中，所述FPGA模塊與所述CPU卡電連接；所述DSP模塊與所述CPU卡電連接，且與所述FPGA模塊電連接；所述接口驅(qū)動(dòng)模塊與所述FPGA模塊電連接；所述信號(hào)接口端與所述接口驅(qū)動(dòng)模塊電連接。

優(yōu)選地，所述信號(hào)接口端包括FC-AE端口、AFDX端口、1394端口、CAN端口、1553B端口、429端口、UART端口、ADC端口、DAC端口、422端口、485端口。

優(yōu)選地，所述FC-AE端口、AFDX端口、1394端口、CAN端口、1553B端口、429端口、UART端口、ADC端口、DAC端口、422端口、485端口為兩個(gè)或者兩個(gè)以上。

優(yōu)選地，所述接口裝置還包括USB接口。

優(yōu)選地，所述接口裝置還包括LED，所述LED設(shè)置于外部接口板上。

優(yōu)選地，所述CPU卡上接設(shè)有自檢測(cè)模塊，所述自檢測(cè)模塊為自研板卡。

優(yōu)選地，所述CPU卡上接設(shè)有內(nèi)存模塊，所述內(nèi)存模塊為DDR內(nèi)存。

優(yōu)選地，所述CPU卡上接設(shè)有輸入模塊與顯示模塊；所述輸入模塊為鍵盤、觸摸板中的一種或兩種；所述顯示模塊為顯示器。

優(yōu)選地，所述CPU卡接設(shè)有電源模塊；所述電源模塊包括電池。

優(yōu)選地，所述CPU卡還接設(shè)有存儲(chǔ)模塊，所述存儲(chǔ)模塊為硬盤。

本實(shí)用新型的上述技術(shù)方案，相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn)：

(1)本實(shí)用新型所述的通用時(shí)序生成裝置,包括：總線背板，設(shè)置在所述總線背板上的CPU卡、與所述CPU卡電連接的接口裝置。所述的通用時(shí)序生成裝置作為高度集成的嵌入式一體化處理平臺(tái)，具有航空、航天、兵器和船舶常用的外部數(shù)據(jù)總線接口和離散接口，為不同的用戶定制不同的接口，進(jìn)而完成作為專用電氣控制單元、地面測(cè)試設(shè)備和半實(shí)物仿真主機(jī)的功能；

(2)本實(shí)用新型所述的通用時(shí)序生成裝置,采用總線背板,相比于背板插卡式主機(jī)，所述通用時(shí)序生成裝置以功能IP取代背板插卡式主機(jī)的功能板卡，在使用過(guò)程中不會(huì)由于板卡松動(dòng)而出現(xiàn)故障，故障率低，可靠性好，原有板卡金手指是活動(dòng)部件，在振動(dòng)過(guò)程中，可能會(huì)出現(xiàn)松動(dòng)現(xiàn)象，而使用IP核在FPGA內(nèi)部例化器件的方式，不存在活動(dòng)部件，器件不會(huì)松動(dòng)，設(shè)備可靠性更高；