[實用新型]芯片與導線架的低溫貼合結構

有效

• 申請號: 201822027699.7
• 申請日: 2018-12-04
• 公開（公告）號: CN209029367U
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 趙欣根;姚鵬;黃飛
• 申請（專利權）人: 紫光宏茂微電子（上海）有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 上海市嘉華律師事務所 31285
• 代理人: 黃琮;傅云

本實用新型公開了一種芯片與導線架的低溫貼合結構，包括：導線架、芯片和低溫固化膠層；所述芯片和所述導線架互相平行，所述低溫固化膠層由固化溫度為40℃～50℃的低溫固化膠組成，所述導線架與所述低溫固化膠層各有一個缺口，兩個缺口大小相等并且在水平投影上重合；所述低溫固化膠層位于所述芯片和所述導線架之間，且使所述芯片與所述導線架電性連接。本實用新型提供的芯片與導線架的低溫貼合結構，通過在芯片和導線架噴涂低溫固化膠層，替代現有技術中價格高昂的特定型號的LOC貼布，從而降低芯片貼裝成本。

技術領域

本實用新型實施例涉及一種芯片貼裝領域，尤其涉及一種芯片與導線架的低溫貼合結構。

背景技術

芯片作為電子產品的核心器件，通常采用焊接和膠粘的方式固定在電路板上。

現有技術中，芯片的貼裝溫度在260℃～270℃中進行，并且使用特定型號的價格高昂的LOC貼布現貼合，而傳統的LOC貼布是在40℃～50℃，無法應用在260℃～270℃的溫度環境中，因此，相比于傳統的LOC貼布而言，特定型號的LOC貼布價格高昂，增加了芯片貼裝成本。

故而，如何提供一種新的貼合結構是亟待解決的問題。

實用新型內容

本實用新型的目的在于提供一種芯片與導線架的低溫貼合結構，通過使用低溫固化膠的方式進行貼合，以替代現有技術中價格高昂的特定型號的LOC貼布的貼合結構，從而降低芯片貼裝成本。

本實用新型實施例提供一種芯片與導線架的低溫貼合結構，包括：芯片、導線架和低溫固化膠層；

所述芯片和所述導線架相互平行；

所述低溫固化膠層由固化溫度為40℃～50℃的低溫固化膠組成；

所述低溫固化膠層位于所述芯片和所述導線架之間，且使所述芯片與所述導線架電性連接。

在一種可行的方案中，所述一種芯片與導線架的低溫貼合結構，還包括：導向架的中心設有一個長條形的第一缺口；

所述低溫固化膠層設有第二缺口，所述第二缺口在所述芯片上的投影與所述第一缺口在所述芯片上的投影完全重疊，使所述芯片從所述第一缺口和所述第二缺口暴露在外；

所述第二缺口均位于所述芯片的中心；

所述導線架設有多根導線；

所述芯片與導線架的低溫貼合結構還包括：多根金線；

各所述金線的一端與各所述導線分別連接，另一端位于所述第二缺口內且與所述芯片連接，使所述導線與所述芯片電性連接。

在一種可行的方案中，所述一種芯片與導線架的低溫貼合結構，還包括：以所述芯片的中心呈對稱結構。

在一種可行的方案中，所述一種芯片與導線架的低溫貼合結構，還包括：所述低溫固化膠層的厚度為25nm。

在一種可行的方案中，所述一種芯片與導線架的低溫貼合結構，還包括：LOC貼布；

所述LOC貼布位于所述導線架和所述低溫固化膠層之間，且使所述導線架與所述低溫固化膠層電性連接；

所述LOC貼布設有第三缺口，所述第三缺口在所述芯片上的投影與所述第一缺口、所述第二缺口在所述芯片上的投影完全重疊，使所述芯片從所述第一缺口、所述第二缺口和所述第三缺口暴露在外。

在一種可行的方案中，所述一種芯片與導線架的低溫貼合結構，還包括：所述LOC貼布的厚度為100nm。