[實用新型]片上系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201822017399.0
• 申請日: 2018-11-28
• 公開（公告）號: CN209168101U
• 公開（公告）日: 2019-07-26
• 發(fā)明（設(shè)計）人: 周清睿;王海力
• 申請（專利權(quán)）人: 京微齊力(北京)科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京億騰知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11309
• 代理人: 陳霽

本實用新型提供一種片上系統(tǒng)，包括：微控制單元MCU，微控制單元MCU包括第一數(shù)目個外圍設(shè)備接口；現(xiàn)場可編程門陣列FPGA，現(xiàn)場可編程門陣列FPGA包括多個輸入輸出端；第二數(shù)目個管腳PIN；第一數(shù)目個外圍設(shè)備接口中的至少一個接口一對一地耦合到多個輸入輸出端中的第一部分個輸入輸出端，第二數(shù)目個管腳PIN中的至少一個管腳PIN一對一地耦合到多個輸入輸出端中的空閑的輸入輸出端中的第二部分個輸入輸出端；通過配置現(xiàn)場可編程門陣列FPGA，在第一數(shù)目個外圍設(shè)備接口中的任一外圍設(shè)備接口與第二數(shù)目個管腳PIN中的任一管腳之間建立一條通路。通過此系統(tǒng)，能夠使MCU完全自定義地封裝分配外設(shè)接口管腳，由此更好地解決管腳分配的沖突。

技術(shù)領(lǐng)域

本說明書一個或多個實施例涉及計算機技術(shù)領(lǐng)域，尤其涉及一種片上系統(tǒng)。

背景技術(shù)

隨著計算機技術(shù)的發(fā)展，微控制單元(Microcontroller Unit，MCU)得到了迅猛的發(fā)展。MCU又稱單片微型計算機(Single Chip Microcomputer)或者單片機，是把中央處理器(Central Process Unit，CPU)的頻率與規(guī)格做適當(dāng)縮減，并將內(nèi)存(Memory)、閃存(NAND)、計數(shù)器(Timer)、通用串行總線(Universal Serial Bus；USB)、模/數(shù)(A/D)轉(zhuǎn)換、通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter，UART)、串行外設(shè)接口(Serial Peripheral Interface，SPI)等周邊接口，甚至LCD驅(qū)動電路都整合在單一芯片上，形成芯片級的計算機，為不同的應(yīng)用場合做不同組合控制。

現(xiàn)有市場上絕大部分的MCU產(chǎn)品，很多外設(shè)接口是復(fù)用到芯片封裝固定的管腳上，這限制了用戶在印制電路板(Printed Circuit Board，PCB)上相關(guān)器件的放置，也導(dǎo)致用戶的應(yīng)用可能會出現(xiàn)管腳分配的沖突，想要用的外設(shè)接口在某些封裝上無法滿足需求，而不得不選用成本更高管腳更多的封裝。有時，在產(chǎn)品即將投入市場時，用戶突然發(fā)現(xiàn)需要對此產(chǎn)品進行改動以添加某些外設(shè)接口或重新分配管腳，但是面對這種基于固定的MCU管腳的產(chǎn)品，用戶有可能不得不重新設(shè)計PCB。PCB的重新設(shè)計使得產(chǎn)品上市的時間大大延長。雖然市場上也有個別MCU產(chǎn)品可以部分地有限度地分配外設(shè)接口的管腳，但也不能完全自定義地封裝分配管腳。

因此，希望能有改進的方案，提供一種片上系統(tǒng)使MCU完全自定義地封裝分配外設(shè)接口管腳，更好地解決管腳分配的沖突。

發(fā)明內(nèi)容

本說明書一個或多個實施例描述了一種片上系統(tǒng)，能夠使MCU完全自定義地封裝分配外設(shè)接口管腳，由此更好地解決管腳分配的沖突。

根據(jù)第一方面，提供一種片上系統(tǒng)，包括：

微控制單元MCU，所述微控制單元MCU包括第一數(shù)目個外圍設(shè)備接口；

現(xiàn)場可編程門陣列FPGA，所述現(xiàn)場可編程門陣列FPGA包括多個輸入輸出端；

第二數(shù)目個管腳PIN；

所述第一數(shù)目個外圍設(shè)備接口中的至少一個接口一對一地耦合到所述多個輸入輸出端中的第一部分個輸入輸出端，所述第二數(shù)目個管腳PIN中的至少一個管腳PIN一對一地耦合到所述多個輸入輸出端中的空閑的輸入輸出端中的第二部分個輸入輸出端；

通過配置所述現(xiàn)場可編程門陣列FPGA，在所述第一數(shù)目個外圍設(shè)備接口中的任一外圍設(shè)備接口與所述第二數(shù)目個管腳PIN中的任一管腳之間建立一條通路。

可選地，所述通路通過下述方式建立：所述現(xiàn)場可編程門陣列FPGA還包括多個路由交叉開關(guān)和多條總線，每個路由交叉開關(guān)在四個方向上通過與之相耦合的總線耦合至最近的鄰居路由交叉開關(guān)或所述輸入輸出端。

可選地，所述通路是所述外圍設(shè)備接口與所述管腳之間建立的最短通路。