[實用新型]長波信號全自動定時接收裝置有效
| 申請號: | 201821949227.0 | 申請日: | 2018-11-26 |
| 公開(公告)號: | CN209345145U | 公開(公告)日: | 2019-09-03 |
| 發明(設計)人: | 邢燕;李實鋒;劉軍良;胡永輝;王凡 | 申請(專利權)人: | 中國科學院國家授時中心 |
| 主分類號: | H04B1/16 | 分類號: | H04B1/16;H04J3/06;G04R20/10 |
| 代理公司: | 西北工業大學專利中心 61204 | 代理人: | 顧潮琪 |
| 地址: | 710600 陜*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 長波信號 數字中頻信號 定時接收 網絡授時 輸出 長波授時信號 串行數據接口 本實用新型 頻率控制字 采樣時鐘 矩陣鍵盤 可維修性 人機接口 時間信息 數據接口 網口電路 信息返回 集成度 位并行 采樣 包絡 發送 | ||
1.一種長波信號全自動定時接收裝置,包括ADC電路、基帶處理電路和人機接口電路,其特征在于:所述的基帶處理電路包括FPGA和DSP;ADC電路接收來自FPGA的采樣時鐘;長波信號經ADC采樣后輸出數字中頻信號,數字中頻信號通過16位數據線送往FPGA,FPGA和DSP之間通過16位數據線和12位地址線實現交互,FPGA輸出I/Q支路的BPL信號包絡至DSP,DSP將頻率控制字信息返回至FPGA;同時,FPGA發送串行時間信息給網口電路,實現網絡授時;FPGA通過14位并行數據接口與LCD和LED相連接,矩陣鍵盤通過串行數據接口分別與FPGA和DSP相連接;FPGA輸出本機1PPS信號和TOC信息至人機接口,最終實現BPL接收機的自主定時。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院國家授時中心,未經中國科學院國家授時中心許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821949227.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種低噪聲變頻的八通道射頻接收器
- 下一篇:多路接收機





