[實用新型]一種同步信息產生電路及多系統時基同步平臺

有效

• 申請號: 201821868615.6
• 申請日: 2018-11-13
• 公開（公告）號: CN208985031U
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 舒德軍;胡章中;李璇
• 申請（專利權）人: 南京長峰航天電子科技有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12;G06F1/24
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林

1.一種同步信息產生電路，其特征在于：包括FPGA芯片，所述FPGA芯片連有提供工作時鐘的外部參考時鐘，所述FPGA芯片與PCI橋相連，所述PCI橋與PCI總線接口相連，所述PCI總線接口用于同步幀信號的周期參數、復位指令的下載和時標信息的上傳，所述FPGA芯片連有電平驅動a，所述電平驅動a連有RJ45接口a和RJ45接口b，所述RJ45接口a用于同步幀信號和復位信號的輸入，所述RJ45接口a用于同步幀信號和復位信號的輸出。

2.根據權利要求1所述的一種同步信息產生電路，其特征在于：所述FPGA芯片連有電平驅動b，所述電平驅動b連有J30J接口，所述J30J接口作為所述FPGA芯片中剩余IO資源的擴展端口。

3.一種多系統時基同步平臺，其特征在于：包括主同步裝置，所述主同步裝置連有若干個從同步裝置，所述從同步裝置連有若干個分路裝置，所述分路裝置連有若干個子系統，所述主同步裝置和從同步裝置包含上述權利要求1或2的同步信息產生電路，所述主同步裝置內電路的RJ45端口b與所述從同步裝置內電路的RJ45端口a相連。

4.根據權利要求3所述的一種多系統時基同步平臺，其特征在于：所述從同步裝置的個數為M個，其中M為大于等于3的整數。

5.根據權利要求3所述的一種多系統時基同步平臺，其特征在于：所述子系統的個數為N個，其中N為大于等于3的整數。

6.根據權利要求3所述的一種多系統時基同步平臺，其特征在于：所述分路裝置包括將輸入的同步幀信號和復位信號進行差分轉換的第一差分轉換器，所述第一差分轉換器連有電平驅動c，所述電平驅動c通過第二差分轉換器將同步幀信號和復位信號輸出。