[實用新型]一種高魯棒性SPI總線驅動電路

有效

• 申請號: 201821841431.0
• 申請日: 2018-11-08
• 公開（公告）號: CN209118268U
• 公開（公告）日: 2019-07-16
• 發明（設計）人: 湯乃傳;范美城;胡寒立;鄭可可
• 申請（專利權）人: 上海正泰自動化軟件系統有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 上海申匯專利代理有限公司 31001
• 代理人: 翁若瑩;柏子雵

本實用新型涉及一種高魯棒性SPI總線驅動電路，包括一個SPI主設備及N個SPI從設備，N≥1，SPI主設備經由MOSI信號線及MISO信號線與N個SPI從設備相連，SPI主設備的CS端口分別經由不同的CS信號線與N個SPI從設備的CS端口相連，其特征在于，還包括N個施密特觸發器，SPI主設備與N個SPI從設備中第n個SPI從設備相連時，n＝1,……,N，SPI主設備的SCLK端口經由SCLK信號線及設于SCLK信號線上的n個施密特觸發器與第n個SPI從設備的SCLK端口相連。SPI主設備產生的SPI總線時鐘信號通過施密特觸發器翻轉后驅動SPI從設備，從而提高了SPI總線驅動電路的魯棒性。

技術領域

本實用新型涉及一種SPI總線驅動電路。

背景技術

SPI是串行外設接口(Serial Peripheral Interface)的縮寫。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局節省了空間。正是出于這種簡單易用的特性，如今越來越多的芯片集成了這種通信協議，比如STM32F207。SPI以主從方式通信，這種模式通常有一個主設備和一個或多個從設備，需要至少4根信號線，如圖1所示，它們分別是：

(1)MOSI信號線——主機輸出/從機輸入(Master Output/Slave Input)；

(2)MISO信號線——主機輸入/從機輸出(Master Input/Slave Output)；

(3)SCLK信號線——時鐘信號，由主設備產生；

(4)CS信號線——從設備使能信號，由主設備控制(Chip select)。

其中CS信號線是控制芯片是否被選中的，也就是說只有片選信號為預先規定的使能信號時(高電位或低電位)，對此芯片的操作才有效。這就允許在同一總線上連接多個SPI設備成為可能。

SPI是串行通訊總線，也就是說數據是一位一位的傳輸的。這就是SCLK信號線存在的原因，由SCLK信號線提供時鐘脈沖，MOSI信號線及MISO信號線則基于此脈沖完成數據傳輸。數據輸出通過MOSI信號線，數據在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。完成一位數據傳輸，輸入也使用同樣原理。這樣，在至少8次時鐘信號的改變(上沿和下沿為一次)，就可以完成8位數據的傳輸。

SPI主設備和與之通信的從設備的時鐘相位和極性應該一致。其一，主設備SPI時鐘和極性的配置應該由外設來決定；其二，二者的配置應該保持一致，即主設備的MOSI同從設備的MOSI配置一致，主設備的MISO同從設備的MISO配置一致。因為主從設備是在SCLK的控制下，同時發送和接收數據，并通過2個雙向移位寄存器來交換數據。

現有的主設備和從設備利用SPI進行通信的方式魯棒性較差，不能滿足有特殊要求的場合的應用。

發明內容

本實用新型的目的是：提供一種具有高魯棒性的SPI總線驅動電路。

為了達到上述目的，本實用新型的技術方案是提供了一種高魯棒性SPI總線驅動電路，包括一個SPI主設備及N個SPI從設備，N≥1，SPI主設備經由MOSI信號線及MISO信號線與N個SPI從設備相連，SPI主設備的CS端口分別經由不同的CS信號線與N個SPI從設備的CS端口相連，其特征在于，還包括N個施密特觸發器，SPI主設備與N個SPI從設備中第n個SPI從設備相連時，n＝1,……,N，SPI主設備的SCLK端口經由SCLK信號線及設于SCLK信號線上的n個施密特觸發器與第n個SPI從設備的SCLK端口相連。

在本實用新型中，SPI主設備產生的SPI總線時鐘信號通過施密特觸發器翻轉后驅動SPI從設備，從而提高了SPI總線驅動電路的魯棒性，并且SPI主設備的時鐘對照從設備的SPI總線時序來實現SPI主設備時鐘的正確配置。