[實用新型]一種基于二總線的大電流快速充放電電路

有效

• 申請號: 201821817603.0
• 申請日: 2018-11-06
• 公開（公告）號: CN209448490U
• 公開（公告）日: 2019-09-27
• 發明（設計）人: 蔣輝;葛愛彬;占漫娜
• 申請（專利權）人: 秦皇島尼特智能科技有限公司
• 主分類號: H02J7/10
• 分類號: H02J7/10
• 代理公司: 北京世譽鑫誠專利代理事務所(普通合伙) 11368
• 代理人: 魏秀枝

1.一種基于二總線的大電流快速充放電電路，其特征在于，包括總線單元、充電單元、放電單元和處理器；

所述處理器通過所述總線單元與消防二總線進行通訊，當所述處理器檢測到所述充電單元中儲能電容電量較低時，根據總線電壓計算出需要充電的預定時間，并發出充電請求，由二總線同一控制進行逐一充電，充電時間達到預定時間后，二總線控制充電終止，當需要輸出時，處理器檢測充電單元中電容點亮是否滿足，并控制放電單元進行輸出；

其中，所述總線單元包括LDO芯片W1、第二十二電阻R22、第二十八電阻R28、第二十四電阻R24、第三十一電阻R31、第四十六電阻R46、第四十七電阻R47、第四十八電阻R48、第四十五電阻R45、第四電阻R4、第八電阻R8、第九電阻R9、第五十電阻R50、第三電容C3、第九電容C9、第十一電容C11、第十二電容C12、第十三電容C13、第十四電容C14、第三二極管VD3、第四二極管VD4、第九二極管VD9、第五二極管VD5、第十二極管VD10，第一電解電容E1、第二電解電容E2、第三電解電容E3、第一穩壓二極管Z1、第二穩壓二極管Z2；

所述LDO芯片W1的第三引腳連接第一電平，所述LDO芯片W1的第一引腳接地，所述LDO芯片W1的第二引腳、所述第二電解電容E2的正極、第十電容C10的一端、所述第一穩壓二極管Z1的陰極、所述第四十五電阻R45的一端、第五NPN型三極管V5的集電極、所述第四電阻R4的一端、所述第二十二電阻R22的一端分別連接第二電平，所述第一電解電容E1的正極連接第一電平；

所述第一電解電容E1的負極、所述第二電解電容E2的負極、所述第十電容C10的另一端、所述第一穩壓二極管Z1的陽極分別接地；

所述第四十五電阻R45的另一端與所述第二穩壓二極管Z2的陰極、所述第五NPN型三極管V5的基極相連接，所述第二穩壓二極管Z2的陽極接地；

所述第五NPN型三極管V5的發射極、所述第三電解電容E3的正極、所述第十四電容C14的一端分別連接第三電平，所述第三電解電容E3的負極、所述第十四電容C14的另一端分別接地，其中，所述第三電平大于所述第一電平，所述第三電平小于所述第二電平；

所述第四電阻R4的另一端分別與所述第九電阻R9的一端、所述第八電阻R8的一端、所述第三電容C3的一端相連接，所述第九電阻R9的另一端接地，所述第三電容C3的另一端接地，所述第八電阻R8的另一端連接處理器；

所述第二十二電阻R22的另一端連接所述第三二極管VD3的陰極，所述第三二極管VD3的陽極與第二NPN型三極管V2的集電極、所述第十二電容C12的一端、所述第二十八電阻R28的一端、所述第四二極管VD4的陰極、所述第五二極管VD5的陰極相連接；

所述第二NPN型三極管V2的基極通過所述第四十六電阻R46連接BUSOUT，所述第二NPN型三極管V2的發射極連接所述第五十電阻R50的一端，所述第五十電阻R50的另一端接地；

第四PNP型三極管P4的集電極、第四十九電阻R49的一端分別連接BUSINT，所述第四PNP型三極管P4的基極與所述第四十七電阻R47的一端、所述第四十八電阻R48的一端、所述第十三電容C13的一端相連接，所述第四PNP型三極管P4的發射極、所述第四十七電阻R47的另一端分別連接第一電平，所述第四十八電阻R48的另一端連接第十二電容C12的另一端，所述第四十九電阻R49的另一端接地，所述第十三電容C13的另一端接地；

所述第二十八電阻R28的另一端接地，所述第四二極管VD4的陽極與所述第九二極管VD9的負極、所述第九電容C9的一端、所述第二十四電阻R24的一端相連接，所述第九二極管VD9的陽極接地，所述第九電容C9的另一端接地，所述第五二極管VD5的陽極與所述第十二極管VD10的陰極、所述第十一電容C11的一端、所述第三十一電阻R31的一端相連接，所述第十二極管VD10的陽極接地，所述第十一電容C11的另一端接地。