[實(shí)用新型]大數(shù)據(jù)運(yùn)算加速系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201821774904.X
• 申請(qǐng)日: 2018-10-30
• 公開(kāi)（公告）號(hào): CN209149287U
• 公開(kāi)（公告）日: 2019-07-23
• 發(fā)明（設(shè)計(jì)）人: 秦強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 北京比特大陸科技有限公司
• 主分類(lèi)號(hào): G06F9/302
• 分類(lèi)號(hào): G06F9/302;G06F15/17
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 朱穎;劉芳

本實(shí)用新型實(shí)施例提供一種大數(shù)據(jù)運(yùn)算加速系統(tǒng)，包括2個(gè)以上運(yùn)算芯片，運(yùn)算芯片包括N個(gè)內(nèi)核、N個(gè)數(shù)據(jù)通道和至少一個(gè)存儲(chǔ)單元，數(shù)據(jù)通道包括發(fā)送接口和接收接口，內(nèi)核和數(shù)據(jù)通道一一對(duì)應(yīng)；2個(gè)以上運(yùn)算芯片通過(guò)發(fā)送接口和接收接口進(jìn)行連接傳輸數(shù)據(jù)；至少一個(gè)存儲(chǔ)單元用于分布式存儲(chǔ)數(shù)據(jù)。該系統(tǒng)中取消了芯片外接內(nèi)存，將存儲(chǔ)單元設(shè)置在ASIC芯片內(nèi)部，減少了ASIC芯片從外部讀取數(shù)據(jù)的時(shí)間，加快了芯片運(yùn)算速度。多個(gè)ASIC芯片共享存儲(chǔ)單元，這樣不僅減少了存儲(chǔ)單元的數(shù)量，也減少了ASIC運(yùn)算芯片之間的連接線，簡(jiǎn)化了系統(tǒng)構(gòu)造，減低了ASIC芯片的成本。同時(shí)，多個(gè)運(yùn)算芯片之間采用serdes接口技術(shù)進(jìn)行數(shù)據(jù)傳輸，提高了在多個(gè)ASIC芯片之間數(shù)據(jù)傳輸?shù)乃俾省?/p>

技術(shù)領(lǐng)域

本公開(kāi)涉及集成電路領(lǐng)域，特別是涉及一種大數(shù)據(jù)運(yùn)算加速系統(tǒng)。

背景技術(shù)

ASIC(Application Specific Integrated Circuits)即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。

隨著科技的發(fā)展，越來(lái)越多的領(lǐng)域，比如人工智能、安全運(yùn)算等都涉及大運(yùn)算量的特定計(jì)算。針對(duì)特定運(yùn)算，ASIC芯片可以發(fā)揮其運(yùn)算快，功耗小等特定。同時(shí)，對(duì)于這些大運(yùn)算量領(lǐng)域，為了提高數(shù)據(jù)的處理速度和處理能力，通常需要控制N個(gè)運(yùn)算芯片同時(shí)進(jìn)行工作。隨著數(shù)據(jù)精度的不斷提升，人工智能、安全運(yùn)算等領(lǐng)域需要對(duì)越來(lái)越大的數(shù)據(jù)進(jìn)行運(yùn)算，例如：現(xiàn)在照片的大小一般為3-7MB，但是隨著數(shù)碼相機(jī)和攝像機(jī)的精度增加，照片的大小可以達(dá)到10MB或者更多，而30分鐘的視頻可能達(dá)到1個(gè)多G的數(shù)據(jù)。而在人工智能、安全運(yùn)算等領(lǐng)域中要求計(jì)算速度快，時(shí)延小，因此如何提高計(jì)算速度和反應(yīng)時(shí)間一直是芯片設(shè)計(jì)所要求的目標(biāo)。由于ASIC芯片搭配的內(nèi)存一般為64MB或者128MB，而當(dāng)要處理的數(shù)據(jù)在512MB以上時(shí)，ASIC芯片要多次利用內(nèi)存存取數(shù)據(jù)，多次將數(shù)據(jù)從外部存儲(chǔ)空間中搬入或者搬出內(nèi)存，降低了處理速度。同時(shí)，隨著數(shù)據(jù)精度的不斷提升，人工智能、安全運(yùn)算等領(lǐng)域需要對(duì)越來(lái)越大的數(shù)據(jù)進(jìn)行運(yùn)算，為了存儲(chǔ)數(shù)據(jù)一般需要給ASIC芯片配置多個(gè)存儲(chǔ)單元，例如一塊ASIC芯片要配置4塊2G內(nèi)存；這樣N個(gè)運(yùn)算芯片同時(shí)工作時(shí)，就需要4N塊2NG內(nèi)存。但是，在多運(yùn)算芯片同時(shí)工作時(shí)，數(shù)據(jù)存儲(chǔ)量不會(huì)超過(guò)2個(gè)G，這樣就造成了存儲(chǔ)單元的浪費(fèi)，提高了系統(tǒng)成本。

在處理大量相關(guān)數(shù)據(jù)的設(shè)計(jì)中，現(xiàn)有技術(shù)中面臨兩個(gè)難題：1、是大幅度提升性能的需求。2、如果是分布式系統(tǒng)，那么還要解決數(shù)據(jù)相關(guān)性問(wèn)題，即某個(gè)子系統(tǒng)中處理完的數(shù)據(jù)需要呈現(xiàn)給所有其他的子系統(tǒng)中進(jìn)行確認(rèn)和再處理。一般通過(guò)兩種方式減少數(shù)據(jù)處理耗費(fèi)的時(shí)間，一是加快處理數(shù)據(jù)邏輯的時(shí)鐘；二是增加處理數(shù)據(jù)的并發(fā)塊數(shù)。

在工藝限制下，時(shí)鐘速率的提升很有限。提升并發(fā)數(shù)目是更加有效的提升性能的方法。但提升并發(fā)數(shù)目之后，一般也相應(yīng)的提高了數(shù)據(jù)帶寬的要求。一般的系統(tǒng)中，如果數(shù)據(jù)帶寬取決于DDR提供的帶寬，但DDR的帶寬提升并不是線性的。假設(shè)初始系統(tǒng)含有DDR一組，提供帶寬1x。如果我們需要獲得2x的帶寬提升，可以實(shí)現(xiàn)兩組DDR，但如果需要獲得16x以上的帶寬提升，因?yàn)槲锢沓叽绲南拗疲豢赡芡ㄟ^(guò)簡(jiǎn)單的在一個(gè)系統(tǒng)中例化16組DDR實(shí)現(xiàn)。

如果需要多個(gè)ASIC芯片協(xié)同工作的話，不能直接將數(shù)據(jù)分布在不相連的多個(gè)系統(tǒng)中進(jìn)行處理，因?yàn)檫@些數(shù)據(jù)都是相關(guān)的，每份在某個(gè)處理單元中完成的數(shù)據(jù)都必須在其他處理單元中進(jìn)行確認(rèn)和再處理，因此如果提高在多個(gè)ASIC芯片之間數(shù)據(jù)傳輸?shù)乃俾室彩潜仨氁鉀Q多系統(tǒng)互聯(lián)的問(wèn)題。

實(shí)用新型內(nèi)容