[實(shí)用新型]基于PIS的存儲(chǔ)裝置控制器、存儲(chǔ)裝置及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201821749460.4
• 申請(qǐng)日: 2018-10-26
• 公開（公告）號(hào): CN209044575U
• 公開（公告）日: 2019-06-28
• 發(fā)明（設(shè)計(jì)）人: 楊慶;李衛(wèi)軍;陳祥
• 申請(qǐng)（專利權(quán)）人: 深圳大普微電子科技有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06
• 代理公司: 北京天盾知識(shí)產(chǎn)權(quán)代理有限公司 11421
• 代理人: 黃鵬飛

1.一種基于PIS的存儲(chǔ)裝置控制器，其特征在于，包括：

處理器，用于控制存儲(chǔ)裝置的運(yùn)行，并可根據(jù)主機(jī)端發(fā)送的操作指令向數(shù)據(jù)處理單元發(fā)送第一預(yù)處理指令；

主機(jī)端接口，通過所述主機(jī)端接口連接所述存儲(chǔ)裝置控制器與所述主機(jī)端；

閃存控制器，用于所述存儲(chǔ)裝置控制器與閃存陣列進(jìn)行數(shù)據(jù)傳輸；

數(shù)據(jù)處理單元，用于根據(jù)處理器發(fā)送的第一預(yù)處理指令，對(duì)閃存陣列中存儲(chǔ)的數(shù)據(jù)進(jìn)行預(yù)處理，將預(yù)處理后的數(shù)據(jù)通過主機(jī)端接口傳送至主機(jī)端；

上述主機(jī)端接口、閃存控制器、數(shù)據(jù)處理單元均與處理器連接，所述數(shù)據(jù)處理單元分別與所述主機(jī)端接口和所述閃存控制器連接。

2.根據(jù)權(quán)利要求1所述的基于PIS的存儲(chǔ)裝置控制器，其特征在于：所述操作指令包含標(biāo)識(shí)碼，所述標(biāo)識(shí)碼包含所述第一預(yù)處理指令。

3.根據(jù)權(quán)利要求1或2所述的基于PIS的存儲(chǔ)裝置控制器，其特征在于：所述處理器可根據(jù)所述主機(jī)端發(fā)送的操作指令向所述閃存控制器發(fā)送第二預(yù)處理指令，所述閃存控制器根據(jù)所述第二預(yù)處理指令將待預(yù)處理的存儲(chǔ)數(shù)據(jù)傳送至所述數(shù)據(jù)處理單元。

4.根據(jù)權(quán)利要求3所述的基于PIS的存儲(chǔ)裝置控制器，其特征在于：所述閃存控制器包括數(shù)據(jù)管理單元，所述數(shù)據(jù)管理單元用于將存儲(chǔ)數(shù)據(jù)進(jìn)行編碼并進(jìn)行中轉(zhuǎn)管理；所述閃存控制器根據(jù)第二預(yù)處理指令，將待預(yù)處理的存儲(chǔ)數(shù)據(jù)經(jīng)數(shù)據(jù)管理單元編碼和中轉(zhuǎn)管理后，傳送至所述數(shù)據(jù)處理單元。

5.根據(jù)權(quán)利要求1所述的基于PIS的存儲(chǔ)裝置控制器，其特征在于：所述主機(jī)端接口、閃存控制器、數(shù)據(jù)處理單元通過AXI總線與處理器連接，所述數(shù)據(jù)處理單元通過AXI總線分別于所述主機(jī)端接口和所述閃存控制器連接。

6.一種存儲(chǔ)裝置，其特征在于：包括權(quán)利要求1至5任何一項(xiàng)所述的基于PIS的存儲(chǔ)裝置控制器。

7.一種存儲(chǔ)系統(tǒng)，其特征在于：主機(jī)端通過數(shù)據(jù)總線接一個(gè)或多個(gè)存儲(chǔ)裝置，所述存儲(chǔ)裝置包括權(quán)利要求1至4任何一項(xiàng)所述的基于PIS的存儲(chǔ)裝置控制器。