[實(shí)用新型]一種基于FPGA的任意波形電流信號(hào)源

有效

• 申請(qǐng)?zhí)枺?/td>: 201821672717.0
• 申請(qǐng)日: 2018-10-15
• 公開(kāi)（公告）號(hào): CN209486151U
• 公開(kāi)（公告）日: 2019-10-11
• 發(fā)明（設(shè)計(jì)）人: 張?jiān)?/a>;劉博
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京數(shù)采精儀科技有限公司
• 主分類(lèi)號(hào): G01R1/28
• 分類(lèi)號(hào): G01R1/28
• 代理公司: 北京知呱呱知識(shí)產(chǎn)權(quán)代理有限公司 11577
• 代理人: 孫進(jìn)華;吳林

1.一種基于FPGA的任意波形電流信號(hào)源，其特征在于，所述電流信號(hào)源包括控制裝置、FPGA、存儲(chǔ)器、緩沖器、DAC電路和模擬通道電路，所述控制裝置與FPGA控制信號(hào)連接，所述FPGA與所述存儲(chǔ)器、緩沖器、DAC電路和模擬通道電路控制信號(hào)連接，所述FPGA與所述緩沖器數(shù)據(jù)信號(hào)連接，所述緩沖器與所述存儲(chǔ)器和所述DAC電路數(shù)據(jù)信號(hào)連接，所述存儲(chǔ)器與所述DAC電路數(shù)據(jù)信號(hào)連接，所述DAC電路與所述模擬通道電路模擬信號(hào)連接；其中，

所述控制裝置用于獲得控制命令并將控制命令傳達(dá)給FPGA；

所述FPGA用于執(zhí)行所述控制命令，當(dāng)執(zhí)行的控制命令為產(chǎn)生周期信號(hào)時(shí)，所述FPGA將周期信號(hào)中一個(gè)周期的波形數(shù)據(jù)存儲(chǔ)在所述存儲(chǔ)器中，并根據(jù)周期信號(hào)的頻率和波形控制所述DAC電路，同時(shí)根據(jù)用戶(hù)指定的幅度控制所述模擬通道電路；當(dāng)執(zhí)行的控制命令為產(chǎn)生非周期信號(hào)時(shí)，所述FPGA控制所述DAC電路直接執(zhí)行控制命令；

所述緩沖器用于將所述波形數(shù)據(jù)存儲(chǔ)在所述存儲(chǔ)器中；

所述DAC電路用于將波形數(shù)據(jù)轉(zhuǎn)化為模擬電流信號(hào)；

所述模擬通道電路用于將所述DAC電路輸出的模擬電流信號(hào)的幅度放大至用戶(hù)指定幅度。

2.根據(jù)權(quán)利要求1所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述控制裝置包括輸入單元和ARM處理器，所述輸入單元與所述ARM處理器控制信號(hào)連接；其中，

所述輸入單元用于輸入用戶(hù)指令；

所述ARM處理器用于將所述用戶(hù)指令轉(zhuǎn)化為控制命令，并傳輸至FPGA。

3.根據(jù)權(quán)利要求2所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述輸入單元為人機(jī)界面和/或上位機(jī)。

4.根據(jù)權(quán)利要求1所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述FPGA根據(jù)周期信號(hào)的頻率和波形執(zhí)行直接數(shù)字頻率合成算法，并以頻率控制字對(duì)所述存儲(chǔ)器循環(huán)查表讀數(shù)，以輸出到所述DAC電路。

5.根據(jù)權(quán)利要求1所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述模擬通道電路包括電流轉(zhuǎn)電壓電路、可控增益放大器和電壓轉(zhuǎn)電流電路，所述電流轉(zhuǎn)電壓電路的輸入端與所述DAC電路的輸出端連接，所述電流轉(zhuǎn)電壓電路的輸出端依次連接可控增益放大器和電壓轉(zhuǎn)電流電路；其中，

所述電流轉(zhuǎn)電壓電路用于將所述DAC電路輸出的模擬電流信號(hào)轉(zhuǎn)化為電壓信號(hào)；

所述可控增益放大器用于將所述電流轉(zhuǎn)電壓電路獲得的電壓信號(hào)按照用戶(hù)指定的放大倍數(shù)放大；

所述電壓轉(zhuǎn)電流電路用于將放大后的電壓信號(hào)轉(zhuǎn)化為電流信號(hào)。

6.根據(jù)權(quán)利要求5所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述模擬通道電路還包括第一選擇開(kāi)關(guān)、固定增益放大器和第二選擇開(kāi)關(guān)，所述第一選擇開(kāi)關(guān)的輸入端與所述電流轉(zhuǎn)電壓電路的輸出端連接，所述第一選擇開(kāi)關(guān)的第一輸出端和第二輸出端分別連接所述固定增益放大器和所述第二選擇開(kāi)關(guān)的第二輸入端，所述第一選擇開(kāi)關(guān)的控制端與所述FPGA的輸出端控制信號(hào)連接；所述固定增益放大器的輸出端與所述第二選擇開(kāi)關(guān)的第一輸入端連接，所述固定增益放大器用于按照固定放大倍數(shù)放大所述電流轉(zhuǎn)電壓電路獲得的電壓信號(hào)；所述第二選擇開(kāi)關(guān)的輸出端與所述電壓轉(zhuǎn)電流電路的輸入端連接，所述第二選擇開(kāi)關(guān)的控制端與所述FPGA的輸出端控制信號(hào)連接。

7.根據(jù)權(quán)利要求5所述的基于FPGA的任意波形電流信號(hào)源，其特征在于，所述模擬通道電路還包括濾波器，所述濾波器的輸入端和輸出端分別連接所述可控增益放大器的輸出端和所述電壓轉(zhuǎn)電流電路的輸入端，所述濾波器用于濾除電壓信號(hào)中的毛刺和噪聲。