[實用新型]電子電路

有效

• 申請號: 201821669032.0
• 申請日: 2018-10-15
• 公開（公告）號: CN209297308U
• 公開（公告）日: 2019-08-23
• 發明（設計）人: A·薩拉菲亞諾斯;T·奧達斯;Y·林格
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G06F21/72
• 分類號: G06F21/72
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本公開的實施例涉及電子電路。在一個實施例中，電路包括電源端子、參考端子、邏輯電路和輔助電路，邏輯電路被耦合在電源端子和參考端子之間，輔助電路被耦合到邏輯電路。輔助電路包括多個開關，該多個開關被配置為受控制以產生隨機標準。每個隨機標準在邏輯的輸出信號的每次轉換時引起在電路的電源端子和電路的參考端子之間流動的電流的衰減；或者在電路的電源端子和電路的參考端子之間流動的電流的增加；或者在沒有通過電源端子的電流路徑上流過邏輯電路的附加電流；或者在電路的電源端子和電路的參考端子之間流動的電流的不改變。

技術領域

本實用新型總體上涉及電子電路，并且在具體實施例中涉及用于隨機修改邏輯電路的消耗分布的設備。

背景技術

圖1圖示了被連接在電源端子BV和參考端子BR之間的反相器類型的邏輯電路CL，電源端子BV旨在接收電源電壓Vdd，參考端子旨在接收參考電壓(這里例如為接地)。邏輯電路CL通常包括輸入端子BE和輸出端子BS。

這里，輸出端子BS可以被連接到集成電路CI的另一部件(未示出)的輸入(例如，被連接到另一反相器)。例如由于另一反相器的晶體管的柵極電容，該連接可以生成寄生電容。

在圖1中，該寄生電容由寄生電容器Cp來表示。

邏輯電路CL通常包括NMOS晶體管TRN，NMOS晶體管TRN在電源端子BV和參考端子BR之間與PMOS晶體管TRP串聯連接。邏輯電路的輸入端子BE被耦合到兩個晶體管的柵極，并且輸出端子BS被耦合到兩個晶體管共用的節點，這里，該節點對于PMOS晶體管TRP的漏極和NMOS晶體管TRN的漏極是共用的。

因此，在輸入端子BE上存在的信號從高態到低態的轉換期間，PMOS晶體管TRP接通，并且NMOS晶體管TRN關斷。然后，電容器Cp憑借流過PMOS晶體管TRP的電流I_c1來充電。由于電容器的充電時間非常短，因此該電流可以被比作充電電流峰值I_c1。

此外，同時開關兩個晶體管會在非常短的時間段內在電源端子BV和參考端子BR之間產生短路。該時間段的長度隨著開關時間而下降。因此，在每次開關時，短路電流峰值I_c2在電源端子BV和參考端子BR之間流過兩個晶體管TRP和TRN。

在由輸出端子BS遞送的信號從低態到高態的轉換期間所生成的電流峰值可以具有不同于在從高態到低態的轉換期間所生成的電流峰值的值。

在輸出端子BS上存在的信號從低態到高態的轉換期間，邏輯電路CL消耗比在從高態到低態的轉換期間其消耗的電流更大的電流，因為在第一種情況下，所消耗的電流是寄生電容器Cp的充電電流I_c1和短路電流I_c2之和，并且在第二種情況下，所消耗的電流僅對應于短路電流I_c2。

因此，通過分析包括邏輯門的集成電路的電流消耗，例如使用與電源端子齊平放置的電磁探針和專用算法，可以獲得關于所執行的操作與關于所操縱的數據和/或關于它們的出現的信息。

此外，在輸出端子BS上存在的信號從高態到低態的轉換期間，寄生電容器Cp的放電生成流過集成電路的內部的附加的電流。

應當注意，該附加的電流不能從電源端子BV觀察到，但是然而可以例如通過分析集成電路的整體電磁發射來檢測。

因此，盡可能掩蔽集成電路的電流消耗是有利的。

確實存在用于掩蔽集成電路的電流消耗的解決方案，諸如例如雙軌技術，其通過生成與電路的邏輯電路的實際電流消耗互補的電流來平滑集成電路的電流消耗。

這樣一來，該解決方案是有約束的，因為它還暗示了掩蔽其消耗不需要掩蔽的邏輯門的電流消耗。此外，該技術在基板面方面是昂貴的，因為其需要集成電路的邏輯門的數量加倍。