[實用新型]多通道同步時鐘系統

有效

• 申請號: 201821604807.6
• 申請日: 2018-09-29
• 公開（公告）號: CN208367569U
• 公開（公告）日: 2019-01-11
• 發明（設計）人: 夏斐;吉朝彬;鄒小波;王淵;杜煒;曾耿華
• 申請（專利權）人: 成都中微達信科技有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12
• 代理公司: 成都市集智匯華知識產權代理事務所(普通合伙) 51237
• 代理人: 李華;溫黎娟

1.多通道同步時鐘系統，其特征在于，包括時鐘信號發生裝置和多個同時與所述時鐘信號發生裝置連接的時鐘延時單元，每個所述時鐘延時單元均連接有一個多通道時鐘扇出單元，所述時鐘扇出單元的輸出端為所述多通道同步時鐘系統的輸出端。

2.根據權利要求1所述的多通道同步時鐘系統，其特征在于，所述時鐘延時單元的電路結構包括型號為NB6L295MMNG的時鐘延時芯片(A1)，所述時鐘延時芯片(A1)的第十一引腳、第二十引腳和第二十五引腳接地，所述時鐘延時芯片(A1)的第一引腳、第六引腳、第十二引腳、第十五引腳、第十六引腳和第十九引腳均連接有電源(U)，所述時鐘延時芯片(A1)的第七引腳通過第一電阻(R1)與第十引腳連接，所述時鐘延時芯片(A1)的第二十一引腳通過第二電阻(R2)與第二十四引腳連接，所述時鐘延時芯片(A1)的第二十二引腳通過第三電阻(R3)與第二十三引腳連接，所述第二十二引腳連接有第一電容(C1)，所述第二十三引腳連接有第二電容(C2)，所述第一電容(C1)相對連接第二十二引腳的另一端和所述第二電容(C2)相對連接第二十三引腳的另一端一起構成所述時鐘延時單元的一個輸入端，所述時鐘延時芯片(A1)的第八引腳通過第四電阻(R4)與第九引腳連接，所述第八引腳連接有第三電容(C3)，所述第九引腳連接有第四電容(C4)，所述第三電容(C3)相對連接第八引腳的另一端和所述第四電容(C4)相對連接第九引腳的另一端一起構成所述時鐘延時單元的另一個輸入端，所述時鐘延時芯片(A1)的第十七引腳和第十八引腳分別通過第五電阻(R5)和第六電阻(R6)接地，所述第十七引腳連接有第五電容(C5)，所述第十八引腳連接有第六電容(C6)，所述第五電容(C5)相對連接所述第十七引腳的另一端通過第七電阻(R7)與所述第六電容(C6)相對連接所述第十八引腳的另一端連接，所述第五電容(C5)相對連接所述第十七引腳的另一端和所述第六電容(C6)相對連接所述第十八引腳的另一端一起構成所述時鐘延時單元的輸出端。

3.根據權利要求2所述的多通道同步時鐘系統，其特征在于，所述時鐘扇出單元的電路結構包括型號為ADCLK950BCPZ的時鐘扇出芯片(A2)，所述時鐘扇出芯片(A2)的第一引腳通過第八電阻(R8)接地，所述時鐘扇出芯片(A2)的第八引腳通過依次串聯的第九電阻(R9)和第七電容(C7)接地，所述時鐘扇出芯片(A2)的第九引腳與所述第九電阻(R9)相對連接所述時鐘扇出芯片(A2)的另一端連接，所述時鐘扇出芯片(A2)的第五引腳通過依次串聯的第十電阻(R10)和第八電容(C8)接地，所述時鐘扇出芯片(A2)的第四引腳與所述第十電阻(R10)相對連接所述時鐘扇出芯片(A2)的另一端連接，所述時鐘扇出芯片(A2)的第十一引腳、第二十引腳、第二十一引腳、第三十引腳、第三十一引腳和第四十引腳相互短接后與所述電源(U)連接，所述時鐘扇出芯片(A2)的第三十九引腳、第三十八引腳、第三十七引腳、第三十六引腳、第三十五引腳、第三十四引腳、第三十三引腳、第三十二引腳、第二十七引腳、第二十六引腳、第二十五引腳、第二十四引腳、第十九引腳、第十八引腳、第十七引腳和第十六引腳分別通過第十一電阻(R11)、第十二電阻(R12)、第十三電阻(R13)、第十四電阻(R14)、第十五電阻(R15)、第十六電阻(R16)、第十七電阻(R17)、第十八電阻(R18)、第十九電阻(R19)、第二十電阻(R20)、第二十一電阻(R21)、第二十二電阻(R22)、第二十三電阻(R23)、第二十四電阻(R24)、第二十五電阻(R25)和第二十六電阻(R26)接地，所述時鐘扇出芯片(A2)的第三十九引腳、第三十八引腳、第三十七引腳、第三十六引腳、第三十五引腳、第三十四引腳、第三十三引腳、第三十二引腳、第二十七引腳、第二十六引腳、第二十五引腳、第二十四引腳、第十九引腳、第十八引腳、第十七引腳和第十六引腳分別串聯有第九電容(C9)、第十電容(C10)、第十一電容(C11)、第十二電容(C12)、第十三電容(C13)、第十四電容(C14)、第十五電容(C15)、第十六電容(C16)、第十七電容(C17)、第十八電容(C18)、第十九電容(C19)、第二十電容(C20)、第二十一電容(C21)、第二十二電容(C22)、第二十三電容(C23)和第二十四電容(C24)，所述第九電容(C9)和第十電容(C10)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第二十七電阻(R27)，所述第十一電容(C11)和第十二電容(C12)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第二十八電阻(R28)，所述第十三電容(C13)和第十四電容(C14)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第二十九電阻(R29)，所述第十五電容(C15)和第十六電容(C16)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第三十電阻(R30)，所述第十七電容(C17)和第十八電容(C18)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第三十一電阻(R31)，所述第十九電容(C19)和第二十電容(C20)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第三十二電阻(R32)，所述第二十一電容(C21)和第二十二電容(C22)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第三十三電阻(R33)，所述第二十三電容(C23)和第二十四電容(C24)相對連接所述時鐘扇出芯片(A2)的另一端之間連接有第三十四電阻(R34)，所述第二十七電阻(R27)的兩端、第二十八電阻(R28)的兩端、所述第二十九電阻(R29)的兩端、所述第三十電阻(R30)的兩端、所述第三十一電阻(R31)的兩端、所述第三十二電阻(R32)的兩端、所述第三十三電阻(R33)的兩端和所述第三十四電阻(R34)的兩端分別作為所述時鐘扇出芯片(A2)的第一輸出端、第二輸出端、第三輸出端、第四輸出端、第五輸出端、第六輸出端、第七輸出端和第八輸出端，所述時鐘扇出芯片(A2)的第二引腳和第三引腳為所述時鐘扇出芯片(A2)的第一輸入端，所述時鐘扇出芯片(A2)的第七引腳和第八引腳為所述時鐘扇出芯片(A2)的第二輸入端。