[實用新型]一種基于FPGA的數字頻率源裝置

有效

• 申請號: 201821603211.4
• 申請日: 2018-09-29
• 公開（公告）號: CN209117851U
• 公開（公告）日: 2019-07-16
• 發明（設計）人: 黃磊;胡杰
• 申請（專利權）人: 深圳大學
• 主分類號: G01S7/02
• 分類號: G01S7/02;G06F1/02;H03L7/16
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 王永文;劉文求

本實用新型公開了一種基于FPGA的數字頻率源裝置，其包括輸入控制電路、FPGA控制電路、頻率合成電路和第一晶振電路，所述第一晶振電路分別連接FPGA控制電路和頻率合成電路，所述輸入控制電路連接FPGA控制電路，所述FPGA控制電路還連接頻率合成電路。本實用新型通過FPGA控制電路的可編程特性和頻率合成電路的頻率合成特性，產生了可實現各種復雜的基帶信號、信號雜散抑制強、可提供具有抗干擾性能的編碼連續調頻模式的信號的高性能數字頻率源。

技術領域

本實用新型涉及無線電探測和測距技術領域，特別涉及一種基于FPGA的數字頻率源裝置。

背景技術

毫米波雷達，是工作在毫米波波段探測的雷達。在毫米波雷達工作時，對于其頻率源是否能夠產生各種復雜基帶信號、產生抗干擾的編碼連續調頻波信號、且長時間正常及穩定的工作，這對于毫米波雷達是否能正常工作是十分重要和必要的。

目前，毫米波雷達的頻率源實現方式通常有通過直接數字頻率合成器（DDS）實現和通過鎖相頻率合成器（PLL）實現。對于通過直接頻率合成器（DDS）提供的頻率源，雖然具有頻率穩定度高、輸出相位噪聲低和工作穩定可靠的優勢，但也存在工作頻率較低、雜散比較嚴重、體積較大和成本較高等不足之處。對于通過鎖相頻率合成器（PLL）提供的頻率源，其輸出的頻率穩定度取決于基準源，工作時誤差較大。

因而現有技術還有待改進和提高。

實用新型內容

鑒于上述現有技術的不足之處，本實用新型的目的在于提供一種基于FPGA的數字頻率源裝置，具有可實現各種復雜的基帶信號、信號雜散抑制強、可提供具有抗干擾性能的編碼連續調頻模式的信號的優點。

為了達到上述目的，本實用新型采取了以下技術方案：

一種基于FPGA的數字頻率源裝置，包括輸入控制電路、FPGA控制電路、頻率合成電路和第一晶振電路，所述第一晶振電路分別連接FPGA控制電路和頻率合成電路，所述輸入控制電路連接FPGA控制電路，所述FPGA控制電路還連接頻率合成電路。

所述的基于FPGA的數字頻率源裝置中，所述FPGA控制電路包括輸入控制接口、時鐘單元、主控單元、頻率合成控制接口和ROM單元，所述時鐘單元分別連接第一晶振電路、輸入控制接口和主控單元，所述輸入控制接口分別連接輸入控制電路和主控單元，所述頻率合成控制接口分別連接主控單元和頻率合成電路，所述ROM單元連接主控單元。

所述的基于FPGA的數字頻率源裝置中，所述頻率合成電路包括AD9910芯片和濾波單元，所述AD9910芯片分別連接頻率合成控制接口、濾波單元和第一晶振電路。

所述的基于FPGA的數字頻率源裝置中，所述FPGA控制電路還包括用于對頻率源的工作狀態進行反饋的反饋信號接口，所述反饋信號接口連接主控單元。

所述的基于FPGA的數字頻率源裝置中，所述FPGA控制電路還包括用于產生第一同步信號和第二同步信號的同步信號單元，所述同步信號單元連接主控單元。

所述的基于FPGA的數字頻率源裝置中，所述FPGA控制電路還包括待開發單元，所述待開發單元連接主控單元。

所述的基于FPGA的數字頻率源裝置中，所述濾波單元包括與AD9910芯片連接的橢圓帶通濾波器。

所述的基于FPGA的數字頻率源裝置中，所述基于FPGA的數字頻率源裝置還包括第二晶振電路，所述第二晶振電路連接頻率合成電路。

所述的基于FPGA的數字頻率源裝置中，所述第一晶振電路提供的基準時鐘頻率為50Mhz。

所述的基于FPGA的數字頻率源裝置中，所述橢圓帶通濾波器的截止頻率點分別為200MHz和400MHz。