[實用新型]半導體結構

有效

• 申請號: 201821600459.5
• 申請日: 2018-09-29
• 公開（公告）號: CN208738211U
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 穆天蕾
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本實用新型提供了一種半導體結構，包括：半導體襯底；第一溝槽，形成于半導體襯底內；襯墊層，形成于第一溝槽的側壁；隔離層，位于第一溝槽內，且至少覆蓋襯墊層的側面及頂部；第一介質層，位于第一溝槽內，第一介質層的厚度小于第一溝槽的深度；第二溝槽，位于第一溝槽內，且位于第一介質層及隔離層的上方；第二介質層，位于第二溝槽內。本實用新型采用隔離層覆蓋保護襯墊層及溝槽邊緣處的介質層側壁，避免邊緣缺口缺陷的形成；采用分步填充介質層的制備方法，得到了沒有空洞缺陷且具有矩形截面的半導體淺溝槽隔離結構，改善了隔離效果，提升了產品良率。

技術領域

本實用新型涉及半導體集成電路制造領域，特別是涉及一種半導體結構。

背景技術

目前，淺溝槽隔離結構(STI)被廣泛應用于0.25um及以下半導體技術節點的隔離工藝中。其中，影響淺溝槽隔離結構性能的缺陷或參數主要有邊緣缺口(divot)、空洞(void)及側壁角度等。

如圖1所示，是采用現有技術得到的淺溝槽隔離結構的橫截面示意圖。在硅襯底101上形成的溝槽中填充二氧化硅介質層102，以形成淺溝槽隔離結構，而在后續的工藝制程中，一般還需要使用濕法刻蝕去除硅襯底表面的熱氧化層，這就會同時刻蝕到溝槽中的二氧化硅介質層102，并在溝槽邊緣形成邊緣缺口102a。所述邊緣缺口102a會在后續工藝中形成額外的漏電流通道，影響隔離效果，甚至導致器件失效。此外，現有技術下得到的淺溝槽隔離結構，其頂部寬度a1一般大于底部寬度a2，即整個淺溝槽隔離結構的截面呈倒梯形，其側壁角度α的范圍一般介于80°至89°之間。從器件間的電性隔離效果考慮，當側壁角度α越接近90°乃至等于90°時，淺溝槽隔離結構的隔離效果越好，且側壁角度α過于傾斜也易于使淺溝槽隔離結構在后續的化學機械研磨工藝中因應力產生缺陷。然而，限于現有介質層沉積工藝，當側壁角度α接近90°時，二氧化硅介質層102中更易于產生空洞缺陷102b，這反而會對隔離效果造成不良影響，進而影響器件性能及產品良率。

因此，有必要提出一種新的半導體結構，解決上述問題。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種半導體結構，用于解決現有技術中淺溝槽隔離結構的隔離效果不佳的問題。

為實現上述目的及其它相關目的，本實用新型提供了一種半導體結構的制備方法，包括如下步驟：

1)提供一半導體襯底，在所述半導體襯底內形成第一溝槽；

2)至少在所述第一溝槽的側壁形成襯墊層；

3)在所述襯墊層的上表面形成隔離層，所述隔離層至少覆蓋所述襯墊層的側面及頂部；

4)在所述第一溝槽內填充第一介質層；

5)刻蝕去除部分所述第一介質層后形成第二溝槽，所述第二溝槽的深度小于所述第一溝槽的深度；及

6)在所述第二溝槽內填充第二介質層，所述第二介質層至少填滿所述第二溝槽。

作為本實用新型的一種優選方案，在步驟1)中所形成的所述第一溝槽的截面形狀包括矩形。

作為本實用新型的一種優選方案，在步驟5)中所形成的所述第二溝槽的截面的頂部寬度大于底部寬度。

作為本實用新型的一種優選方案，在步驟1)中所形成的所述第一溝槽的深度范圍介于

作為本實用新型的一種優選方案，在步驟5)中所形成的所述第二溝槽的深度范圍介于

作為本實用新型的一種優選方案，在步驟1)中，于所述半導體襯底內形成所述第一溝槽的步驟包括如下步驟：

1-1)依次在所述半導體襯底表面形成第一阻擋層、第二阻擋層和第三阻擋層；